Устройство для выделения экстремального из -разрядных двоичных чисел Советский патент 1976 года по МПК G06F7/02 

1

Известно устройство для сравнения нескольких двоичлых чисел и выделения экстремального из них путем последовательного .поразрядного анализа, содержащее т/г-входовых элементов «ИЛИ, «/п-разрядные регистры для хранения и сравни;вания чисел.

В известном устройстве отсутствуют общие для всех регистров выходы, с которых могут быть считаны коды экстремального числа и номера регИ|Стра, содержащего это число; кроме того, устройство характеризуется лебольщим быстродействием.

Целью изобретения является расщиреиие класса решаемых задач и повышение быстродействия. В предложенном устройстве это достигается тем, что оно содержит по т трехвходовых элементов «И и одному т-,входовому элементу «ИЛИ на каждое из двоичных чисел, лричем прямые .выходы регистров поразрядно соединены с входами п-входовых элементов «ИЛИ, «HBepcHbie выходы каждого регистра соединены с первым входом соответствующих элементов «И, второй и третий входы которых .поразрядно соединены с ши-нами управляющих сигналов и с выходами пвходовых элементов «ИЛИ соответственно, ВЫХОДЫ которых подключены ,к соответствующему выходу устройства, а выходы элементов «И каждого регистра соединены со входами

/й-входовых элементов «ИЛИ, выходы которых .подключены к соответствующему выходу устройства.

Сущность изобретения заключается в том, что в случае неравенства исследуемых чисел в каком-либо разряде при поступлении соответствующего управляющего сигнала на выходах схем «И этого разряда чисел, у которых в нем имеется «О, появляется «1, которая

через /и-входовые схемы «ИЛИ устанавливает в состояние «О регистры этих чисел, исключая эти числа из дальнейшего пораз|рядного анализа. Вследствие этого по окончании поразрядного анализа на выходах «нвходовых

схем «ИЛИ получается прямой код максимального числа, а на выходах ш-входовых схем «ИЛИ - инверсный позиционный код номеров регистров, в которых записано это число.

На чертеже показана блок-схема предложенного устройства.

Оно содержит т (статических) регистров 1, в которые занисаны прямые т-разрядные коды (для случая выделения максимального

числа) сравниваемых двоичных чисел

GI «2flm,

,

n-l «2 Первый разряд этих чисел является старшим. Запись кодов чисел в регистры может производиться любым из вестным способом. Каждый регистр .имеет т трехвходовых схем «И 2. Их выходы подключены к т-:входовой схеме «ИЛИ 3, выход которой соединен со входом установки в «О этого же регистра. Прямые выходы всех регистров поразрядно подключены ко входам П-1ВХОДОВЫХ схем «ИЛИ 4, выходы которых также поразрядно соединены с первыми входами схем «И 2. Второй вход каждого элемента «И 2 соединен с инверсным выходом соответствующего разряда регистра, а третий - соединен с одной из шин i,Bx.i, «Вх.2, ... «Вх.т. При отсутствии управляющих сигналов на шинах «Bx.i, «Bx.z ... «Вх.т, а следовательно, и на одном из входов схем «И 2, имеется уровень напряжения, соответствующий логическому «О. Поэтому на выходах схем «И 2 и «ИЛИ 3 также имеется «О. При последовательном появлении на шинах «Bx.i, «Bx.z, .. . «Вх.т управляющих сигналов, уровень напряжения .которых соответствует логической «1, происходит, начиная со старшего разряда, последовательный поразрядный анализ исследуемых чисел. В случае неравенства чисел в анализируемых разрядах, т. е. если в данном разряде всех регистров записаны как «О, так и «1, происходит установка в «О тех регистров, у которых в этом разряде заетисан «О. Пусть значения старших разрядов всех чисел равны «О. В этом случае на выходе схемы «ИЛИ 4 старшего разряда, а соответственно на одном из входов схем «И 2, присутствует «О. При появлении на шине «Bx.i управляющего сигнала на выходах схем «И 2 и «ИЛИ 3 остается «О и состояние устройства не меняется. В случае, если значения старших разрядов .всех чисел равны «1, состояние устройства при появлении на шине «Bx.i управляющего сигнала также не меняется, так как на входе схем «И 2, подключенном к инверсным выходам старших разрядов регистров присутствует «О. Если в старшем разряде имеется .нерайенство, то при поступлении на шину «Bx.i управляющего сигнала происходит совп1адение «1 на входах схем «И 2, подключенных к инверсным выходам тех регистров, у которых в старшем разряде записан «О. Поэтому на выходах этих схем «И 2 и на выходе соответствующих схем «ИЛИ 3 появляется «1, и регистры, у которых в старщем разряде записан «О, устанавливаются в состояние «О (переключение триггеров регистров происходит при появлении на их установочном выходе напряжения, соответст|вующего логической «1). Затем по мере появления управляющих сигналов на шинах «Bx.z, «Bx.z ... «Вх.т по приведенному выше алгоритму производится анализ всех остальных разрядов. В результате этого не установленными в «О остаются только те регистры, в которых записано число, имеющее наибольшую величину, и на выходах схем «ИЛИ 4 появляется код этого числа. На выходах схем «ИЛИ 3, относяшимся к этим регистрам, будет «О, а на выходах схем «ИЛИ 3, относящимся -к остальным регистрам, «1. Таким образом, с выходов схем «ИЛИ 4 может быть считано прямое значение кода максимального числа, а с выходов схем «ИЛИ 3 - инверсное значение позиционного кода номеров регистров, в которых записано это число. Если требуется выделить минимальное число из исследуемых чисел, то входы записи информации в регистры переключают па шины, содержащие инверсии прямых кодов исследуемых чисел tliuzПт Тогда КОД максимального числа, выделенного из совокупности инверсных значений кодов исследуемых чисел, равен инверсному значению кода минимального из исследуемых чисел. Формула изобретения Устройство для выделения экстремального из nm-разрядных двоичных чисел, содержащее mn-входовых элементов «ИЛИ, птразрядные регистры, отличающееся тем, что, с целью расширения класса решаемых задач и повышения быстродейст1вия устройства, оно содержит по т трехвходовых элементов «И и одному /п-входовому элементу «ИЛИ па каждое из двоичных чисел, причем прямые выходы регистров поразрядно соединены со входами п-входовых элементов «ИЛИ, инверсные выходы каждого регистра соединены с первым входом соответствующих элементов «И, второй и третий входы которых поразрядно соединены с шинами управляющих сигналов и с выходами «-входовых элементов «ИЛИ соответственно, выходы которых подключены к соответствующему выходу устройства, а выходы элементов «И каждого регистра соединены со входами твходовых элементов «ИЛИ, выходы которых подключены к соответствующему выходу устройства.

KodHOf spa pflttJcmpa., .fc ;:/fic- snmpeMOJ/CiHfff

at, ж j llf ff)l I l4j :i 1 sfJ

ifyff f cmpe cf/7th.yf is-f/ a.