Устройство для передачи информации Советский патент 1976 года по МПК G08C19/28 

1

ycTpoiieTBo 01ноеится к епетемам иоредачи электрических еигиалоВ в ими льсио форме с использованием импульсного кода, в частности, может быть исиользовано для nepe iaчи инфор.мации в адаитиваых телеметрических системах.

Известиы устройства иередачи информации в адаитивных челе.мегричееких системах, содержаи1,ие синхронизатор, выход которого соединен с первы-ми входами блока сокраи1,е11ия избыточности, блока кодирования адреса, б.юка формирования кода и иервого триггера, выход блока ,ения избвиочпосги подключей ко вторым входал б.тока кодирования адреса, блока формирования кода и иервого триггера, выход когорого через последовагельио соединенные дифференцирчтощий эле.мент и огранич1гге.1ьиый э.темеит соединен ео входом j3Toporo триггера, выходы блока кодирования адре-са и б.тока формирования кода иодключены к сооттзетствуюгцим входам блока формирования кодовой иосылки. В известных стройствах формирование временных .меток ироизводитея .м из.мереиия и тшдирования времениых интервалов между еуществеиными отсчетами, которые выдает блок сокращения избыточ тости. iиcлo двоичных симво;юв, необходимых для обозиачения меток времени, оиределяется диапазоном работы этих устpoiiCTB, т. е. максимальным расстоянием меж2

д двумя с niecTBCiiiibiMji отсчеТс ми, которое может бьггь и)ави.ты1о закодировано двоичными си.мво.тами. В этом случае нис.то дво;1Члых си.мво,тов, необходимых для фнксапии времени образования суи ес венного огсчета, опредеЛ5:ется как

/ - 2-г/00-.,/;г,

где 111- онредс.тяег днана.юн работы устройства.

Необходимость неро;и чи б .).тьшо1Ч) числа двоич11ых cHMiio.iOB обозначения времени o6yc,;aH.)iiiaeT л;;,тое быстродействие cTpoiicTB, к;)оме loro, техн 1ческая .т 1зания строиств иреднолагает наличие i.oiepb ннформапии.

Целью изобре1ення являегся повышение иадежиости передачи и быстродействия устройства, без х Д1нения вре.менного восстанов.тення передаваемо инц). В оиисывае,мом ycTpoiicTBe этх) достигаеття тем, что в него введены б.:ок памяти, ана.-щзато), Tj)iirгер и э.тел .енты .II, нриче.м выход синхронизатора соединен с первым входом третьего триггера, выход блока сокрагцения избыточности через иервы) элемент «И подключен ко второму входу третьего тр;п-гера, выход когорого соедииен е первым входом второго элемента «И, выход которого подк.тючеп к nc|iвом - выход - б.юка памяти, вто;1ой ii.-iKn сосдипсп чс|)сз .1 П.;а го|) со r,i:)pi, i.; i;;i,aми iiepiioro и шорого э.;кМС111Ч)н «ll-;-, а ;1л;)д иодк.почсп К ();i о.кжа (|)ормирОиачля )Ж)11 iacbi;iK i, 4ni)|)oii нход коTopcio Uiiie: с (выходом июрого Ipnrrepa. а 4(j) предстандена одок-схема описыиасмого , cinoHCTiia л обозначения: 1 )11иза14)р; 2 - бдок гокращонпя пзбыточности; 3 - бдок кодар; ;;11ия адреса; 4 гдок ф()рлипп) кода; о б.юк (1)0рMapOiuuniM кодоюй иосыдки; 6- триггер; 7 Д1и)(|)ср1.(;ии1Й эдемеит; Н- ограпиЧ-1ТСДЫ1ЫЙ эдСМСпт; 9 ; 10--- Tjiiirrcpbi; li л 1--д; к сокращении избыточностп 2 выдает нз пг:ступа1оикм информации с нцестве1П1ые отечеты, нрп помощи синлросигнадо } н ciniiJi.ia и.: бдока с(, избьггочности 2 в б.юке лодл|;;)ван11я адреса 3 пронсходит кодирование адреса схнцественного отсчета, а в б.чоке форАшрозачня кода 4 формнруе1Хя код сущестiieiiiioix) отсчета. Сформированные таким образом код адреса н код сунцестве111 01-о отсчета постуиают в бдок (|)ормирова1 ия кодовой пось ; ки 5. туда же поступает сигнад из трн1Дера тактов 9, этот сигнал несет информацию о гакте образо ания данного существенного огсчета (такт образования может быть дибо еди1):чным, дцбо 1удевым). Сформированная код.оиая посыдка ноступает в бдок иамяти 14, а затем--ца выход данного ст)ойства. Лна.дизатор 13 служит для согдасования работы триггера тактовой активности 10 с работой данного устройства. Информация с триггера тактовой активности 10 (о том б1лда ди .в данный такг образована хотя бы одна заявка) ностуиает на выход устройства сразу же Hoc.ie того, как из бдока иамяти 14 быд счи;г;11 иосдедний двоичный симвод передаваемоIo в дан:Н1)1Й такт работы устройства сооби1еиия. Снгнад на вход трипера тактовой актив;1осгн 10 иосгунает .типп, в том сдучае, когда на выход CT)oiicTiJa ноступает не ну.чевая кодовая носыдка, эю нозводяет днквидировать переходный режим работы ст})ойетва. В нача,11Д11)1Й .момент 1)аботы СТ|)ОЙс1Ба триггер тактов 9 и триггер тактовой актив}гостп 10 находятся 15 ;1удевом состоянии и в начаде каждого такта ;) стройетва оби дяются. Ф о р м д а и 3 о б 1.1 с т е и и я Устройство ддя передачи )М1формации, соде|1жан1ее синхронизатор, выход которого соединен с первыми входами бдока сокращения избыточности, бдока кодироваиия адреса, бдока формирования кода и первого триггера, выход бдо:ка сокрагцепия избыточности нодкдючеи ко BTopBiM -входам бдока кодирования адреса, бдока формирования кода и первого триггера, выход которого через посдедоватедьно соедииенные дифференцируюгций эдеме.ит и О1раничитедьный эдемент соединен со входом второго триггера, выходы бдока кодирова 1ия адреса и бдока формирования кода нодкдючеиы к соответствующим входам бдока (|)ормирования кодовой посыдки, отличаюн;ееся тем, что, с цедью повышения надежности передачи и б 1стродействия устройства, в него введеиы бдок-памяти, анадизатор, триггер и эдементы «И, причем выход синхронизатора соедииен с первым входом третьего триггера, выход б.Юка сокращения избыточиостн через первый элемент «И нодкдючен ко второму входу третьего триггера, выход которого соединен с первым входом второго элемеита «И, выход которого подключен к пер1К)му выходу бдока памяти, второй выход бдока памяти соединен через анализатор со вторыми входами первого и второго элементов «Н, а вход - иодключеи к выход) блока с|)ормирОвания кодовой посыдки, второй вход которого соединеи с выходом второго триггера.