Удвоитель частоты Советский патент 1976 года по МПК H03B19/00 

вход второй схемы совпадения 8 - нулевой потенциал в случае, если напряжение на выходе второго интегратора 4 больше напряжения на выходе первого интегратора 2.

Если напряжение на выходе первого интегратора 2 больше напрял ения на выходе второго интегратора 4, то дифференциальный усилитель 5 выдает сигнал на вторую схему совпадения 8, а на первую схему совпадения 7 - нулевой потенциал.

Вторая схема совпадения 8 сравнивает напряжения ограниченного сигнала с выхода ограничителя-преобразователя I с напряжением, поступаюшим со второго выхода дифференциального усилителя 5 и выдает на схему «ИЛИ 6 сигнал в случае совпадения полярности сигналов на своих входах.

Первая схема совпадения 7 сравнивает инвертированный инвертором 3 сигнал с напряжением на втором выходе дифференциального усилителя 5 и выдает сигнал на схему «ИЛР1 6 в случае совпадения полярности сигналов на своих входах.

На входы схемы «ИЛИ 6 поступают сигналы со схем совпадения 7 и 8, причем частота следования импульсов на выходе схемы

«ИЛИ 6 в два раза выше частоты исходного сигнала.

В случае, если требуется многократное удвоение частоты, необходимо соединить последовательно несколько схем.

Формула изобретения

Удвоитель частоты, содержап1,ий ограничитель-преобразователь, выход которого соединен непосредственно с входом первого интегратора и через инвертор - с входом второго интергатора, схему «ИЛИ, при этом выходы интеграторов соединены с соответствующими входами дифференциального усилителя, отличаюш,ийся тем, что, с целью расширения диапазона выходных частот, между выходом инвертора и первым входом схемы «ИЛИ введена первая схема совпадения, второй вход которой присоединен к первому выходу дифференциального усилителя, а между выходом ограничителя-преобразователя и вторым входом схемы «ИЛИ введена вторая схема совпадения, второй вход которой

подсоединен к второму выходу дифференциального усилителя.