Коррелометр Советский патент 1976 года по МПК G06F17/15 

(54) КОРРЕЛОМЕТР

Изобретение относится к области вычислительной техники и может быть применено при определении статистических зависимостей между различными величинами и функциями стационарных случайных процессов в любых областях науки и техники.

Известен цифровой коррелометр-аналог l, содержащий квантователи по уровню, сдвигающие регистры, множительные блоки, усреднители и устройство управления. Однако такой коррелометр имеет сложную конструкцию.

Гибридные средства в ряде случаев позволяют найтикомпромисс между точностью измерения и затратами оборудования.

Известен коррелометр (прототип), построенный на базе цифровых интеграторов, работающих по процедуре Стилтьеса 2, Этот коррелометр содержит блок управления соединенный с управляющими входами блока регулируемой задержки, регистратора, блока накопления, суммирующего блока, первого и второго аналого-цифровых преобразователей, кодовые выходы которых соединены соответственно с первым и вторым входами суммирующего блока, подключенного через блок накопления к регистратору. Первый вход коррелометра подключен через блок регулируемой задержки к информационному входу первого аналого-цифрового преобразователя, второй - к информационному входу второго аналого-цифрового преобразователя.

Недостатком такого коррелометра явл5тется больщое количество оборудования, необходимое для вычисления корреляционной функции,

Целью изобретения является упрощение коррелометра.

Эта цель достигается тем, что в предложенном устройстве выходы приращений первого и второго аналого-цифровых преобразователей подключены к соответствующим управляющим входам суммирующего блока.

Схема описываемого коррелометра приведена на чертеже.

Он содержит блок регулируемой задержки 1, первый и второй аналого-цифровые преобразователи 2 и 3, суммирующий блок 4, блок

накопления 5, регистратор 6 и блок управления 7.

Первый аналоговый вход устройства через блок регулируемой задержки 1, а второй непосредственно соединены со входами преобразобатвпей 2 и 3.

Входы а bbixonbt прйрвшенив преобразователей 2 И 3 соединены с входами суммируюшегч блока 4, выходы которого соединены с &jtonaMia блока накоппения 5. Выходы вослейаего подключены ко входам регистратора 6. Выходы блока управления 7 соеш Bettbt CIO йходами блока регулируемой задержке 1 преобразователей 2 я 3, суммирующего впока 4, блока накешпеиия 5 и регист- patopa 6.

Кьрреломегр работает спедукшим обраЖ)М.

Блок управления 7 задает сдвиг первому аналоговому сигналу с яомощью блока рв1улируемой зайержюи 1 Преобразователи

2в 3 спвдяшеро типа Огслеживают первый (эадеркаитяй на время С ) и второй аналоговь сяпгая в rejvrae с выдачей тактируюшвх нмцуя{ сов с бжжа равления 7. При этом ва преобразователей 2 и 3 получаюягся теасуяив значения кодов, соответствуяжшх ехюдашм аналоговым сигналам,

а на выходах яртрашенкй получаются значаная прирашензвй в виде +., -1 или +1, О, 1. Значенвя «одов а приращений с выходов преобразоеа г елеА 2 я 3 поступают в сумм руюшвй биок 4, который представляет собой сумматор с группами схем И и схемИЛИ на входе. & зависимости от знака прирашения на ш 1ходе ореобразователя 2 (+ или-) суммирующий блок 4 добавляют к значению кода в нем или вычитает из него текущее эпвчение результата преобразования с выхопа преобразователя 3, а в зависимости от знаке прирашения на выходе преобразователя 3 (+ или - } суммируюншй блок 4 добавляет к значению кода в нем или вычитает из него текущее значение результата преобразования с выхода преобразователя 2. Суммирующий блок 4 осуществляет сложение и вычитание в теше с выдачей прирашений: преобразователями 2 и 3. При этом в суммирующем блоке 4 отслеживается те- кушее значение кода произведения входных прямого первого и задержанного второго .сигналов, которые в текте, задаваемом блоком управления 7, передаются на суммирование в блок накопления 5, в котором накапливается сумма (t.)y(tj+)j.

Частота передачи кодов из суммируюшего блока 4 в блок 5 опр еделяется требуемой точностью интегрирования произведения. Она может быть равна или меньше частоты тактирующих импульсов преобразователей 2 и 3, Число передач кода из суммирующего блока 4 в блок накопления 5 подсчитывается блоком управления 7, а при достижении заданного числа (кратного степени двойки) блок управления 7 осуществляет передачу содержимого блока 5 со сдвигом вправо на величину кратности (деление на число пере- дaч в регистратор 6, установку в нуль суммирующего блока 4 и блока накопления 5 и установку нового временного сдгмгга п блоке регулируемой задержки 1.

Затем повторяется описанный процесс вычисления значения корреляционной функции для нового значения задержки.

Формула изобретения

Коррелометр, содержащий блок управления, выходы которого соответственно соединены с управляющими входами блока регулируемой задержки, регистратора, блока накопления, суммирующего блока, первого и второго аналого-41ифровых преобразователей, кодовые выходы которых соединены соответственно с первым и вторым входами суммирующего блока, подключенного выходами через блок накопления к регистратору первый вход коррелометра подключен через блок регулируемой задержки к информационному входу первого аналого.цифрового преобразователя, а второй - к информационному входу второго аналого-цифрового преобразователя, отличающийся тем, что, с целью упрощения коррелометра, в нем выходы приращений первого н второго аналого-цифроЫ)1х преобразователей подключены к . соответствующим управляющим входам суммирующего блока.

Источники информации, принятые во внимание при экспертизе:

2.Майоров Ф. В. Электронные цифроы 1е интегрирующие мащины, Мащгиз, М., 1962.