Формирователь задержки Советский патент 1976 года по МПК H03K5/13 H01H47/18 

1

Изобретение относится к радиотехнике и может быть использовано в устройствах импульсной техники.

Известен формирователь задержки, содержащий входной каскад, компаратор, делитель напряжения, времязадающую цепь, времязадающий конденсатор, генератор и реле. Недостатком этого формирователя является ограниченная частотная возможность 1.

Известен также формирователь задержки, содержащий усилитель, компаратор, делитель напряжения, времязадающую цепь, конденсатор, разрядную цепь и генератор. Этот формирователь имеет несколько более высокую температурную стабильность, но чувствителен к изменениям питающего напряжения 2.

Наиболее близким техническим решением к данному изобретению является формирователь задержки, содержащий времязадающую цепь, состоящую из транзистора, включенного по схеме с общим эмиттером, разрядного и зарядного резисторов, первые выводы которых соединены с коллектором транзистора, второй вывод разрядного резистора соединен с щиной нулевого потенциала и первой обкладкой времязадающего конденсатора, а вторая обкладка конденсатора соединена со вторым выводом зарядного резистора, делитель напряжения на резисторах с низкопотенциальным и высокопотенциальным выходами.

включенный между нулевой и потенциальной шинами питания и компаратор, первый и второй входы которого соединены соответственно со второй обкладкой конденсатора и низкопотенциальным выходом делителя напряжения 3.

Недостатком этого формирователя задержки является сравнительно невысокие точность и стабильность формируемой задержки и

большое время восстановления.

Цель изобретения - повышение точности и стабильности формируемой задержки и уменьшение времени восстановления. Для этого в предлагаемый формирователь

задержки введен усилитель постоянного тока с дифференциальным входом, прямой и инверсный входы которого соединены соответственно с высокопотенциальным выходом делителя напряжения и второй обкладкой конденсатора, а выход подключен к базе транзистора времязадающей цепи.

На чертеже приведена функциональная электрическая схема предлагаемого формирователя задержки.

Формирователь задержки содержит времязадающую цепь, состоящую из транзистора 1 включенного по схеме с общим эмиттером разрядного и зарядного резисторов 2 и 3 соответственно, первые выводы которых соедийены с коллектором транзистора 1. Второй вывод разрядного резистора 2 соединен с шиной 4 нулевого потенциала и первой обкладкой времязадающего конденсатора 5. Вторая обкладка конденсатора 5 соединена со вторым выводом зарядного резистора 3. Между шиной 4 нулевого потенциала и потенциальной шиной 6 питания включен делитель напряжения на резисторах 7-9. Делитель напряжения имеет низкопотенциальный и высокопотенциальный выходы 10 и И соответственно. Первый и второй входы компаратора 12 соединены соответственно со второй обкладкой конденсатора 5 и низкопотенциальным выходом 10 делителя напряжения. Прямой и инверсный входы усилителя 13 постоянного тока соединены соответственно с высокопотенциальным выходом 11 делителя напряжения и второй обкладкой конденсатора 5, а выход усилителя 13 постоянного тока подключен к базе транзистора 1 времязадаюш,ей цепи. Формирователь задержки работает следуюшим образом. При отсутствии входного сигнала, в момент включения питания, напряжение на конденсаторе 5, а следовательно, напряжения на первом входе компаратора 12 и инверсном входе усилителя 13 равны нулю. Напряжения на втором входе компаратора 12 и прямом входе усилителя 13 равны соответственно напряжениям низкопотенциального и высокопотенциального выходов делителя напряжения. Компаратор 12 формирует на своем выходе сигнал, а на выходе усилителя 13 появляется напряжение, величина которого соответствует уровню ограничения его выходного напряжения. Ток, протекаюш,ий по цепи: выход усилителя 13, резистор 14, переход база-эмиттер транзистора 1, потенциальная шина 6 источника питания, открывает и насышает транзистор 1, начинается стадия восстановления. При этом конденсатор 5 заряжается по цепи: потенциальная шина 6 источника питания, открытый транзистор 1, зарядный резистор 3, шина 4 нулевого потенциала. По достижении напряжения на конденсаторе 5 значения напряжения низкопотенциального выхода делителя напряжения, компаратор 12 срабатывает, и сигнал на его выходе 15 отключается. При дальнейшем увеличении напряжения на конденсаторе 5 выходное напряжение на выходе усилителя 13, а следовательно, и ток базы транзистора 1 начинают уменьшаться. Транзистор 1 из насыш ения переходит в активный режим работы и с этого момента конденсатор 5 продолжает заряжаться частью коллекторного тока транзистора 1, протекающей через резистор 3 и конденсатор 5. Коллекторный ток транзистора 1 становится постоянным. По достижении напряжения на конденсаторе 5 значения близкого к величине напряжения на высокопотенциальном входе делителя напряжения (в пределе равного этому напряжению при бесконечно большом коэффициенте усиления усилителя 13), стадия восстановления заканчивается (стадия заряда конденсатора 5), и схема переходит в установившееся «ждуш,ее состояние, при котором сигнал на выходе 15 компаратора 12 отсутствует. Формирователь готов к формированию задержки. Входной сигнал подается на вход 16, с которого поступает на базу транзистора 1. На время, равное длительности входного сигнала, транзистор I закрывается, и начинается стадия формирования задержки. При этом конденсатор 5, заряженный во время стадии восстановления, с момента поступления на вход 16 входного сигнала начинает разряжаться через последовательно соединенные резисторы 2 и 3, стремясь разрядиться до нуля. В момент, когда напряжение на конденсаторе 5 достигнет значения, равного напряжению низкопотенциального выхода делителя напряжения, на выходе 15 компаратора 12 появится сигнал, и стадия формирования задержки заканчивается. Формула изобретения Формирователь задержки, содержаший времязадающую цепь, состояшую из транзистора, включенного по схеме с обидим эмиттером, разрядного и зарядного резисторов, первые выводы которых соединены с коллектором транзистора, второй вывод разрядного резистора соединен с шиной нулевого потенциала и первой обкладкой времязадаюш,его конденсатора, а вторая обкладка конденсатора соединена со вторым выводом зарядного резистора, делитель напряжения на резисторах с низкопотенциальным и высокопотенциальным выходами, включенный между нулевой и потенциальной шинами питания, и компаратор, первый и второй входы которого соединены соответственно со второй обкладкой конденсатора и низкопотенциальным выходом делителя напряжения, отличаюшийся тем, что, с целью повышения точности и стабильности формируемой задержки и уменьшения времени восстановления, в него введен усилитель постоянного тока с дифференциальным входом, прямой и инверсный входы которого соединены соответственно с высокопотенциальным выходом делителя напряжения и второй обкладкой конденсатора, а выход подключен к базе транзистора времязадающей цепи. Источники информации, принятые во внимание при экспертизе: 1. 3. П. Важенина, «Интегральные таймеры и их применение. Сов, радио, М., 1971 г., стр.4-6. (аналог).

2. Кислингер «Импульсный генератор, устойчивый к изменению температуры и напряжения питания, «Электроника, jY 11, 1968г., стр. 16-17 (аналог).

3. Маттера «Интегральный генератор, устойчивый к изменению температуры и напряжения питания, «Электроника, 1973 г., № 13, стр. 85-87, рис. 1-3 (прототип).