Фазовый различитель Советский патент 1976 года по МПК G01R25/00 

1

Изобретение относится к фазоизмеритепьной технике, может быть использовано при создании фазометров с расширенны.м угловым диапазоном.

Известны фазовые различители с расши- ренным диапазоном однозначности, например фазовый различитель по трехканальной схеме, содержащий общий для всех каналов генератор опорного напряжения, усилители, фазовращатели, фазовые детекторы в каждом из каналов, ограничители и сумматор

1.

Этот фазовый различитель имеет недостаточно большой диапазон однозначного измерения разности фаз.

Наиболее близок к предлагаемому фазовый различитель, содержащий фазовый детектор и сумматор 2.

Однако диапазон однозначного измерения разности фаз у этого различителя не превышает -

Цель изобретения - расширение диапазона однозначности амплитудно-фазовой характеристики устройства,

Предлагаемый фазовый раатичитель отличается тем, что в него введены пгюпедовательно соединенною схема дифференцирования, логический ачемент с инвертором и коммутатор, а запоминающее устройство с умножителем на два, первый вход которого одновременно подключен ко входам схем дифференцирования, сумматора и к выходу фазового детектора, второй вход подключен к логическому элементу с инвертором, а выход через второй вход KOMMJ-татора - ко входу сумматора, выход которого через схему сравнения соединен с треим входом запоминающего устройства с умножителем на

На чертеже представлена схема устройства,

Фазовый раачичптель состоит из фазового детектора 1, схемы дифференцировання 2 запоминающего устройства с умножителем на два 3, сумматора 4, логического элемента с инвертором 5, комментатора 6 и схемы сравнения 7,

Пусть при включении устройства раэность фаз положительна {О Ч IT ) и возрастает.

При положительном напряжении на выходе фазового детектора 1, когда разность фаз равна, например, -- , запоминающее устройство с умножителем на два 3 подключено непосредственно к выходу детектора. При Ч 1C происходит скачок выходного сигнала фазового детектора в область отрицательных значений, на выходе схемы дифференцирования 2 появляется импульс отрицательной полярности. Этот импульс с помощью логического элемента с инвертором 5 подключает через коммутатор 6 к сумматору 4 выход запоминающего устройства с умножителем на два 3 (удво нное максимальное выходное напряжение фазового детектора 1); одновременно отключает запоминающее устройство 3 от фазового детектора и подключает к выходу схемы дифференцирования 2 инвертор, который находится в логическом элементе 5, подгот авливая тем самым переключение полярности напряжения с выхода запоминающего устройства 3 на вход сумматора 4, Второй отрицательный импульс со схемы дифференцирования 2, который формируется при разности фаз Ф ЗТ , переключает полярность напряжения с запоминающего устройства 3, которое подается на сумматор 4 через коммутатор. Третий отрицательный импульс со схемы дифференцирования 2 (при ф 5 1Г ) с помошью логического элемента 5 отключает запоминающее устройство 3 от сумматора 4в Когда выходное напряжение сумматора будет равно заданному уровню вблизи нуля, схема сравнения 7 разряжает запоминающее устройство 3,

Если напрял ение на выходе сумматора 4 превышает заданный уровень, схема сравнения 7 прекращает разряд запоминающего устройства 3 и подключает его к выходу фазового детектора 1,

Если при включении устройства разность фаз отрицательна и возрастает по абсолютному значению, все процессы следуют в обратном порядке.

Использование схемы дифференцирования, логического элемента с инвертором, запоминающего устройства с удвоением напряжения и схемы сравнения позволяет расщирить диапазон однозначного измерения раэности фаз до ±31f , С помощью предложенного фазового различителя- можно рещить проблему регистрации медленно меняющихся разностей фаз в интервале, превышающем период.

Формула изобретения

Фазовый рааиичитель, содержащий фазовый детектор и сумматор, отличающийся тем, что, с целью расщирения диапазона однозначности его амплитуднофазовой характеристики при сохранении чувствительности, в него введены последовательно соединенные схема дифференцирования, логический аяемент с инвертором и коммутатор, а также запоминающее устройство с умножителем на два, первый вход которого одновременно подключен ко входам схемы дифференцирования, сумматора и к выход5 фазового детектора, второй вход подключен к логическому элементу с инвертором, а выход через второй вход коммутатора подключен ко входу сумматора выход которого через схему сравнения соединен с третьим входом запоминающего устройства с умножителем на два.

Источники информации, принятые во внимание при экспертизе;

1.Авт,св. № 227407, кл.. 21а, 42, 19,10,66.

2.Авт,св. N9 391495, кл, Q01 25/04, 27,09,71.