Преобразователь сдвига фаз в цифровой код Советский патент 1976 года по МПК G01R25/08 

Изобретение относится к цифровой измерительной технике и может быть использовано при созданий измерительных приборов с непосредственным цифровым отсчетом в системах телемеханики, автоматического измерения и управления.

Известен преобразователь фазовых сдвигов в код, оонова.нный на преобразовавши фазоъого сдвига во временной интервал с последующи.м преобразованием временного интервала в код и состоящий из формирователей импульсов, ключа, генератора квантующих импульсов и очетчика импульсов 1.

Известный преобразователь имеет недостаточную точность, кроме того, он «е в состоянии непрерывно измерять фазовый сдвиг между двумя фазоманипулированными сигналами, частота которых .претерпевает быстрые случайные изменения.

Наиболее близким по технической сущности является преобразователь сдвига фаз фазома.нипулированного си1гнала в .цифровой код, содержащий фор мирователи импульсов опорного и фазоманипулированного сигналов, два счетчика, три логических элемента И и логический элемент ИЛИ.

Однако в известном устройстве сдвиг опорной и исследуемой поверхностей импульсов на одну и ту же постоянную величину Го приводит к появлению в работе устройства

моментов, когда оно должно начать вырабатывать импульсы заполнения до того, как

Т

Пропорционально

окончится 1:нтервал

о-п„

которому должны быть выбраны интервалы между импульсами заполнения, т. е. устройство должно начать вырабатывать интервалы, пропорциональные Т Q.R,, че зная величины То-п/, , что приводит к большим ошибкам преобразования.

С целью повышения точности преобразования в предлагаемый преобразователь вве-. дены генератор образцовой частоты, схема задержки, блок управления, делитель частоты, два управляемых делителя частоты и две вентильные группы, причем генератор образцовой частоты через первый и второй логические элементы И соединен с двумя управляемымИ делителями частоты и одновременно через делитель частоты и первый счетчик - с первыми входами двух вентильных групп, выход каждой из которых соединен с управляемым делителем частоты, выходы делителей подключены через последовательно соединенные логический элемент ИЛИ и третий логический элемент И, второй вход которого через схему задержки подключен к выходам формирователей импульсов, к второму счетчику, а блок .управления соединен с формирователем онорного сигнала, со вторыми входами вентильных групп, входами управляемых делителей частоты, с первым и вторым логическими элементами И и с двумя счетчика ми.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 - эиюры, поясняющие его работу.

Преобразователь выполнен следующим образом.

Опорное и фазома|НИпулированное напряжения поступают на формирователи 1 а 2 импульсов. Выход формирователя 2 соединен с входом формирователя 3 задержанных импульсов, второй вход которого подсоединен к выходу формирователя L Выход формирователя 3 подсоединен к ,из входов элемента И 4. .Выход формирователя / присоединен к -входу схемы 5 управления, которая вырабатывает импульсы Сброса счетчиков 5 и 7, а также импульсы -сброса управляемых делителей 8 и 9 частоты. Кроме того, схема 5 управляет работой элементов И 10 11 ,и .вентильных групп 12 и 13. Генератор 14 обр.азцовой частоты присоединен к входу делителя 15 частоты и к входам элементов И 10 И 11. Выход делителя /5 соединен с входом счетчика 6, его выходы разрядов .подключены к входам вентильных групп 12 .и 13, а выходы последних соединены .с входами установки коэф1фициентов деления управляемых делителей 5 я 9 частоты. Вторые (счетные) входы этих делителей подключены к выхода-м элементов 10 .и //. Выходы упра.вляемых делителей Частоты соединены с входами элемента ИЛИ 16, выход которого через элемент И

4соединен с входом счетчика 7.

Работает устройство следующ.им образом.

Формирователь / вырабатывает импульсы (фиг. 2, Ul) в моменты .перехода опорного синусо.идального напряжения чбрез нуль. Схема

5управления вырабатывает импульсы сброса счетчика 6 в мо.менты времени /i, /2, з, 4 и т. д., поэтому счетчик 6 за время подсчитывает количество импульсов, равное

М /о-Чг сч отт 1

П

где л - коэффициент деления частоты делителя частоты;

/о-ч-частота генератора образцовой частоты;о-л, - текущее значение периода опорной

частоты, равное (/2-/i). Перед моментом tz схе.ма 5 вырабатывает импульс записи, поступающий на управляющ.ий вход вентильной группы L3, и переписывает код Л(,ч со счетчика 6 в управляемый делитель 9 частоты, в котором устанавливается коэфф.ициент /Сд деления, равный /Ve. В момент /2 одновременно со сбросом счетчика 6 в Нулевое состояние со схемы 5 управления на элемент И 7/ начинает поступать отпирающее напряжение (фиг. 2, 4) В .интервале от /2 ДО 3, в результате чего с генератора 14 через элемент // в делитель 9 поступают ИАшульсы опориой частоты. Частота на выходе управляемого делителя 9 определяется выражением

/о-ч «„р

f-- J---- - f- .л,

I о-ч от. 0-,

и представляет собой импульсную последовательность, в которой импульсы следуют с п раз меньщим Интервалом, чем интервал

(фиг. 2, и,).

Одновременно с подачей импульсов с генератора 14 через элемент // на делитель 9 формирователь 3 задержанных импульсов в момент /2начинает формировать на своем выходе прямоугольный и.мпульс, равный т и соответствующий временному сдвигу между моментами ti ,и tl (фиг. 2, Ui .и /1 ). Этот импульс в виде управляющего напряжения (фиг. 2, U-f) поступает на вход элемента 4, открывая его и пропуская .на счетчик 7 следующие через элемент ИЛИ 16 импульсы с выхода делителя 9. Количество импульсов Л ,, частоты /вых , проходящее за интервал TI на вход счетчика 7 (фиг. 2, t/g), образуют число, соответствующее коду фазового сдвига в интервале ti-tz.

В этот же .мо.мент /2 счетчик 6 начинает

подсчитывать количество импульсов с выхода

делителя /5 за интервал Число N ,

и асчитанное s этом интервале Т. ,

определяется выражением

Л7/о-ч 7

Лсч, 0...

Перед моментом /з импульсом со схемы 5 число УУсч через вентиль 12 переносится в управляемый делитель 8 и становится его коэффициентом деления йд.

В момент /3 одновременно со сбросо.м счетчика 5 и 7 в нулевое состояние появляется отп.ирающее напряжение Uz на входе элемента 10 .и импульсы генератора 14 через делитель частоты S, элемент .ИЛИ 16 поступают в виде последовательности t/g на импульсный вход элемента И 4. Их частота

,: /о-ч - fiF

/ВЫл - - yV- - «Гд.,,

« д,-о-п,

такова, что импульсы следуют с п раз меньшим интервало.м, чем интервал ГО-Р з- 2Форм.ирователь 3, начиная с момента /з, на время Т2 отпирает элемеит И 4 (фиг. 2,6), на счетчик поступает пачка импульсов Us, число 1хоторь х Л;, соответствует

коду фазового сдвига .в интервале tz-/зДалее работа устройства цикл.ически повторяется.

Таким образом, не зависимо от значительных колебаний опорной частоты (на фиг. 2 это отражено изменением Т.„) число импульсов Nk(n-1) на в.ходе счетчпка 7 к моменту t(n -- 1) соответствует

,., , ,- -{п - 1) -ге .0п

1(- Т-:АП-- 360Выбором коэффициента деления я делителя 15 можно Получить код, выраженный яепосредственно в градусах.

предлагаемый преобразователь вырабатывает код, пропорциональный фазовому сдвигу при значительном непостоянстве величипы периода опорного .напряжения. Счетные импульсы иачииают вырабатываться только по окончании соответствующего периода То-п, что приводитНезависимо от колебаний длительности Т о-п и величины фазового сдвига к точной пропорциональности :Между /вых„И Го.п„,.а следовательно, к точному преобразованию фазы в код.

Фор.мула изобретения

Преобразователь сдвига фаз в цифровой код, содержащий формирователи импульсов

опорного и фазоманипулнрованного сигналов, два счетчика, трн логических элемента И и логический элемент ИЛИ, отличающийс я тем, что, с целью повышения точности преобразования, в него введены генератор образцовой частоты, схема задержки, блок управления, делитель частоты, два управляемых делителя частоты и две вентильные группы, причем генератор образцовой частоты через,

первый и второй логические элементы И соединесч с двумя управляемыми делителями частоты и одновременно Через делитель частоты и перВый счетчик - с первыми .входам.и вентильных групп, вы.ход каждой из которых соединен с управляемым делителем частоты, выходы делителей подключены через последовательно соединенные логический элемент ИЛИ и третий логический элемент И, второй вход которого через схему задержки подключен к

выходам формирователя импульсов, ко второму счетчику, а блок управле-ния соединен с формирователем импульсов опорного сигнала, со вторыми входами вентильных групп, входами управляемых делителей частоты, с перзым и вторым логическими элементами И и с двумя счетчиками.

Источники информацией, принятые во внимание при проведении экспертизы:

1.И. И. Орнашский «Автоматические нзЛ1грен-пя и приборы, Киев, «Впща щко,та,

1973 г., р. 159 а).

2.Авт. свид. СССР ° 287194, М. Кл. G01 R 25/00, 16.06.69 г.

оО-

.Л

ief

i г I