Преобразователь время-код Советский патент 1977 года по МПК H03K13/20 

(54) ПРЕОБРАЗОВАТЕЛЬ ВРЕМЯ-КОД первыми входами первого и второго интерполятора, выход второго компаратора подключен через элемент задержки кодовой частоты к вторым входам первого и второ го интерполяторов, а к их {третьим входам и входу элемента задержки счетной частоты - непосредственно, выход которого соединен с первыми входами элементов tt-HE, своими выходами соединенных с входами элементов ИЛИ, второй и третий входы соответствующих элементов И-НЕ соединены с выходами .второго интерполятора,, а четвертые входы с выходами первого и второго интерполяторов Ьоответствеи но, а оба входа регистра младших разрядо связаны с выходами шифратора, входы кото торого подключены к первому и второму интерполяторам, содержащим по три три гера, элемент ИЛИ - НЕ, элемент И и элемент задержки, причем входы трй геров 5тляются входами интерполяторов Первый выход первого триггера подклю чей к входу шифратора непосредственно и через элемент задержки к четве тому входу элемента И-НЕ, второй выход первого триггера соединен с первым входом элемента И, выход которого соединен с вторым входом элемента И-НЕ, выходы второго и третьего триггеров соединены с входами шифратора непосредственно и через элемент ИЛИ-НЕ с вторым входом элемента И. На фиг. 1 представлена блок-схема устройства; на фиг. 2 и 3 - временные диаграммы, поясняющие работу преобразователя. Преобразователь время-код содержит автогенератор 1 синусоидальных колебаний, компаратор 2 с инверсным выходом, компаратор 3 с прямым выходом, элемент 4 задержки кодовой частоты, триггеры 5-10 элементы ИЛИ-НЕ 11, 12, элементы 13, 14 задержки сигнала триггера, элементы И 15, 16 шифратор 17, элемент 18 задержки счетной частоты, элементы И-НЕ 19, 20, элемент ИЛИ 21, счетчик 22, регистр 23 младших разрядов. Триггеры 5-10 и элементы 11-16 образуют первый и второй интерполяторы. Преобразователь работает следующим образом. Синусоидальные колебания с периодом ТК (см. фиг. 2), вырабатываемые авт генератором 1, поступают на инверсные входы компараторов 2,3, на выходах которых формируются кодовые импульсные последовательности Tj и Гд (см. фиг. 3),причем временные параметры Г и Гр регулируются изменением напр5окений порога ерабатывания, задаваемых по eropowty входу, компараторов, С выхода компаратора 3 импульсная последовательность F поступает на элемент 4 задержки кодовой ча( .готы с временем задержки -Т,/4 J на его выходе формируется кодовая импульоная последовательность Р, Последовательность Р. поступает на D -входы триггеров 5 и би через элемент 18 задержки счетной частоты, время задержки которого равно времени прохождения импульсных сигналов по цепям интерполяторов, идет на один из входов элементов И-НЕ 19, 20; F поступает на D -входы триггеров 7 и Ву j Гд поступает на D-входы триггеров 9 и ю. Триггеры 5, 7, 9 первого Интерпола-. тора управляются по С-входу стартовым импульсом и дают разрешение на прохождение счетных импульсов на счетчик, причем разрешение на элементы 19, 20 с триггера 5 проходит через элемент 13 задержки сигнала триггера, время задержки которого равно - , команды с единичных выходов триггеров 7 и 9 через элемент ИЛИ-НЕ 11 поступают на элемент И 15, который по второму входу управляется сигналом с инвероного выхода триггера 5 и с выхода элемента 15 без задержки приходит на один из входов элемента И-НЕ 20. Триггеры 6, 8, 1О второго интерполятора управляются по С-входу стоповым импульсом и дают запрет на прохождение счетных импульсов на счетчик, причем запрет с триггера 6 приходит на элементы И-НЕ 19, 20 через мент задержки команды триггера 14, Цт задержки которого t .Команды запрета с нулевых выходов триггеров 8, 10 через элемент ИЛИ-Н-Е 12 поступают на элемент И 16, который по второму входу управляется сигналом с инверсного выхода триггера бис выхода элемента И 16 приходит без задержки на элементы И-НЕ 19, 2О. Последовательность импульсов с выходов лементов 19, 20 поступает на счетчик 22 ерез элемент ИЛИ 20. Сигналы с единичных плеч триггеров -1О подаются на входы шифратора 17, де на выходе формируется код младших азрядов, который записывается в регистр 3. В исходном состоянии все триггеры обнулены. ЕСЛИ стартовый импульс прихо-. ит в момент действия импульса последоательности 17, то триггер 5 устанавлиается в единичное состояние и дает азрещение на элемент И-НЕ 19, через лемент 13 задержки. Нулевой потенциал

с другого плеча триггера 5 дает запрет на прохождение сигналов с триггеров 7 и 9, при этом счетчик начинает отсчет с целого последующего импульса последовательности Г .

Если стартовый импульс приходит в паузу между импульсами последовательности Г.,то разрешение на элемент И-НЕ приходит без задержки с триггеров 7 или 9, при этом счетчик срабатывает от целого последующего импульса последовательности Р.Если стоповый импульс приходит в момент действия импульса последовательности триггер 6 устанавливается в единичное состояние и с нулевого выхода дает запрет на элементы И-НЕ 19, 2О через элемент 14 задержки и этим же сигналом запрещает прохождение команд с триггеров 8 и Ю, при этом счетчйкюднрзначно подсчитает импульс последовательности Г,во время действия которого приходит стоповый импульс.

Если стоповый импульс приходит в паузу последовательности Fj то запрет на элементы И-НЕ 19, 20 поступает с триггеров 8, 1О, без задержки, причем следую щий по времени за стоповым импульсом импульс последовательности не будет воздействовать на вход счетчика и не внесет ошибку в процесс измерения.

Формула изобретения 1. Преобразователь время-код, содержа- щий шифратор, счетчик, элемент ИЛИ, выход которого соединен с входом счетчика отличающийся тем, что, с целью увеличения точности измерения, он снабжен автогенератором синусоидальных колебаний, двумя компараторами, элементо задержки кодовой частоты, элементом задержки счетной частоты, двумя элементами И-НЕ, регистром младших разрядов и двумя интерполяторами, первый из

которых подключен к источнику стартового импульса, ;а второй - к источнику стопового импульса, причем выход автогенератора синусоидальных колебаний;соединен с первыми входами первого и второго компараторов, выход первого компаратора соединен с первыми входами первого и второго интерполятора, выход | второго компаратора подключен через элемент задержки кодовой частоты к вторым входам первого и второго интерполяторов, а к их третьим входам и входу элемента задержки счетной частоты непосредственно, выход которого соединен с первыми входами эле- ментов И-НЕ, своими выходами соединенных с входами элементов ИЛИ, второй и третий входы соответствующих эле ментов И-НН соединены с выходами второго интерполятора, а четвертые входы с выходами первого и второго интерполяторов соответственно, а оба входа регистра младших разрядов связаны с выходами шифратора, входы которого подключены к первому и второму интерполяторам.

5

2. Устройство по п. 1, отлича ю- ш е е с я тем, что первый и второй интерполяторы содержат по три триггера, элемент ИЛИ-1Ш, элемент И и элемент задержки, причем входы триггеров являются вхо0дами интерполяторов, первый выход первого триггера подключен к входу шифратора непосредственно, и через элемент задержки к четвертому входу элемента И-НЕ, второй выход первого триггера соединен с первым входом элемента И, выход которого соединен с вторым входом элемента И-HIZ, выходы второго и третьего триггеров соединены с входами шифратора пепосредстпоино и через элемент ИЛИ-ViE с вторым входом элемента И. Источники информации, принятые во внимание пр экспертизе: 1. Современная ядерная электроника, т. 1, М., стр. 245, рис. 2. ф1/г.1 Nx Второй интерполятор

Фиг.