Стабилизатор постоянного напряжения Советский патент 1977 года по МПК G05F1/56 

(54) СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ

1

Иаобретевив относится к области электротехники в мОжет быть использовано в цепях оитаввя различных радиотехнических усутройств.

Известен стабилизатор постоянного налря- з жения, содержащий регулнруюишй элемент в цепь обратной связи, состоящую из усилителя обреггяоб. связи и источника опорногонапряжения. Недостатсж такого стабилизатора ааключ&ется в требовании козф- ю фиаиента усиления усилителя обратной связи и несовместимости с МОП - технологией 1. Известен также стабилизатср постоянного напряжения, являющийся ваиболее близким по технической сущности и достигаемому ре-15 зультату к изобретеиию. Он содержит два последовательно включенных усилительных каскада, каждый из которых включает управляющий и нагрузочный полевые транзисторы, причем затворы нагрузочных транзисторов 20 подключены к их стекам и к входному выводу, а их истсяси соединены со стоками соогветотвуюЕШХ управляющих транзисторов, при этом затвор управляющего транзистора первого каскада подключен к его стеку 25

и к затвору управляющего транзистора второго каскада 2J. Однако наличие только одного значения стабильного напряжения накладывает ограничение на возможные области применения стабилизатора.

Цель изобретеш{Я - расширение диапаз{ на выходного напряжения стабилизатсфа.

Поставленная цель достигается тем, что в известный стабилизатор, содержащий два последовательно включенных усилительных каскада, каждый из которых включает управляющий и нагрузочный полевые транзисторы, причем затворы нагрузочных транзисторе подключены к их стокам и входному выводу, а их стоки соединены со стоками соогвет ствующих управляющих транзисторов, при этом затвор управляющего транзистора первого каскада подключен к его стоку и к затвору управляющего транзистора второго каскада, дополнительно введены два полевых транзистора, истсаси которых подключены. к общей шине, затворы транзисторов соединены с их стеками, и стсжи подкгаочены к истсжу управляющего транзистора соответствующего усилительного каскада, кроме того, в него допопнитепьно введены еше, по крайней мере, два полевых транзистора, у каждого из которых затаор подключен к его стоку и к истсасу управляю щего транзистора соответствующего усилительного каскада, а истоки этюс транзисторов подключены к стекам первых дополнительно введенных транзисторов. На чертеже приведена электрическая схема стабилизатора постоянного напряжения. Первый усилительный каскад состоит из нагрузочного транзистора i, упраалзющего транзистора 2 н дополнительной цепоч .ки последсеательно соединенных транзисторов с порядковыми номерами от й| до Второй усилительный каскад состоит из нагрузочного транзистора 3, управляющего 4 и дополнительной цепочки последсьвателъно соединенных транзисторой с поряд ксвыми номерами от 4 до Af, Стабилизатор работает следующим обраНапряжение на выходе первого каскада сетределяется количеством дополнительно введенных в этот каскад транзисторов. Допсшнительно введенные во второй кас кад транзисторы обеспечивают ему требуем режим работы и коэффициент усиления. Изменение напряжения питания приводит к изменению напряжения на выходах первого и второго усилительных каскадов, однако, поскольку напряжения на выходе первого каскада усиЛийается вторым каскад см и вьгчгатаегся из изменения напряжения на его выходе, -вызванного изменени напряжения питания, то при определенном соотношении коэффициентов усиления обоих каскадов получается полная компенсация изменений напряжения на выходе устройства, т.е. стабильное выхсдное напряжение. Рассмотрим требование к коэффициентам усиления каскадов на примере стабилизатора, содержащего по одному дополнительно введенному транзистору в каждом каскаде (П 1). В этом случае, первый каскад содержит транзисторы 1,2,2 , второй - 3,4,4i . Уравнения токов стока транзисторов пе вого каскада имеют следующий вид: а 3, --5(Е„-и,-Ц:,) а За --y(t/ci-Lfca, -Uo) r - (li:,, - V,f 1 - г - Зг, Эз Э( Э| Зп - ток стсжа транзистора п . Uffi- напряжение на стоке транзистора п, Uo - пороговое напряжение МОП транзистора, одинаковое для всех транзисторов интегральной схемы. В - напряжение источника питания. Jjn- коэффициент, определяющий усилительные свойстба транзистора. Цвй- выходное напряжение стабилизатора. ещая совместно уравнения (l) (g) сйтельнйЦвых получаем-. fri Ai ЖГЖУ ЕП - Uo . , , If,, fEn-3Uc)(9) словием стабильности выходного напряия при изменении питания является 1 О те. / А-А. :Ж.. R 0(1( R: бразуя (iO) получаем, что {/tr Подставляя (11) в (9) находим значение бильного выходного напряжения U вмг таб вых. стаб, - aUo. Таким же образом можно псжазать, что п дополнительно введенных транзисторов овием стабильного выходного напряжения яется 2 ЕКа При этом значение выходного стабильного напряжения UBOjx.cra6, « (Л + 1- )Uo Предложенный стабилизатор постоянного напряжения позволяет получать ряд значений стабильного выходного напряжения, что расширяет возможные области его применения и упрощает построение некоторых узлов интегральных схем, например позволяет уменьшить плошадь, занимаемузр генераторами постоянного тока на кристалл, и таким образом повысить степень интеграции. Формула изобретения 1. Стабилизатор постоянного напряжения, содержащий два последовательно включенных усилительных каскада, каждый из которых включает управляющий н нагрузочный полевые транзисторы, причем затаены нагрузочных транзисторов подключены к их стсясам 25 30 и к входному выводу, а их истоки соединены со стоками соответствующих управляющих гранзисторов, при этом затвор управляющего транзистора первого каскада подключен к его стоку и к затвору управляющего транзистора второго каскада, отличающийся тем, что, с целью расширения диапазона выходного напряжения стабилизатора, в него дополнительно введены два полевых транзистора, истсжн которых подключены к общей щине, затвсфы транз юторов соединены с их стоками, и стчжи подключены к истеку управляющего транзистора соответствующего усилительного каскада. 2. Стабилизатор по п. 1, о т л и ч а ющ и и с я тем, что в него дополнительно введены еще, по крайн мере, два полевых транзистора, у каждого из которых затвор подключен к его стоку и к истоку управляющего транзистора соответствующего усилительного каскада, а истоки этих транзисторов подключены к первых дополнительно введенных транзистс ов. Источники информации, принятые во внимание при экспертизе: . 1.Карпов В. И. Полупроводниковые ксж пенсационные стабилизаторы, напряжения и тока .Энергия 1967 г., стр. 11 2.Авторское свидетельство по заявке № 2153О12/О7 Mкл G О5 F 1/56, 1975.