Стабилизатор постоянного напряжения Советский патент 1990 года по МПК G05F1/56 

Изобретение относится к электротехнике и может быть использовано при создании БИС на 1ЩП-приборах.

Цель изобретения - расширение

функциональных возможностей.

На чертеже приведена электрическая схема стабилизатора постоянного напряжения.

-Устройство содержит выходной поле- вой транзистор 1, исток которого подключен к выходному выводу 2, нагрузочный полевой транзистор 3, исток которого соединен с затвором выходного транзистора 1, ключевой полевой транзистор 4, сток которого соединен с истоком нагрузочного, а затвор - с истоком выходного транзистора 1, повторитель напряжения на управляющем полевом транзисторе 5, исток которого подключен к истоку ключевого транзистора 4, токозадающий полевой транзистор 6 стоком соединен с истоком управляющего транзистора 5, а истоком - с общей шиной 7, выводы 8 и 9 для подключения первого и второго задающих напряжений соответственно, вывод 10 для подключения управляющего сигнала, первый 11 и второй 12 коммутирующие полевые транзисторы, инвертор 13, первый 14, второй 15 и третий 16 защитные полевые транзисторы, входной вывод 17 питания, выход 18 инвертора 13 соединен с выводом 10 для подключения управляющего сигнала и с затво ром первого коммутирующего транзисто ра 11, исток которого соединен выводом 8 для подключения первого задающего напряжения, а сток - с затвором управляющего транзистора 5 и истоком второго коммутирующего транзистора 12 сток которого подключен к выводу 9 для подключения второго задающего напряжения, а затвор - к выходу 19 инвертора 13. Стоки первого 14, вто- рого 15 и третьего 16 защитных транзисторов подключены к входному выводу 17 питания, а их истоки соединены соответственно со стоками управляющего 5, нагрузочного 3 и выходного 1 транзисторов.

Стабилизатор работает следующим образом.

При подаче на вывод 10 управляющего сигнала напряжения логической 1 первый коммутирующий транзистор 11 открывается и передает на затвор управляющего транзистора 5 первое зада ющее напряжение с вывода 8. На выхо,-

г

JQ 152025 30 ., 45 5

35

55

де 19 инвертора 13 при этом присутствует напряжение логического О, поэтому второй коммутирующий транзистор 12 закрыт. Если же на вывод 10 управляющего сигнала подано напряжение лот- гического О, то транзистор 11 зак- рыт и на выходе 19 инвертора 13 при этом устанавливается напряжение логической 1, второй коммутирующий транзистор 12 открыт и на затвор управляющего транзистора 5 передается второе задающее напряжение с вывода 9. Повторитель напряжения, выполненный на управляющем 5, токозадаю- щем 6 и защитном 14 транзисторах, вырабатывает на истоке ключевого транзистора 4 опорное напряжение, величина которого определяется напряжением на затворе управляющего транзистора 5, которое, в свою очередь, зависит от того, какой из коммутирующих транзисторов открыт. Величина опорного напряжения ниже напряжения на затворе управляющего транзистора 5 на величину напряжения отпирания этого транзистора. Поскольку величины напряжений отпирания управляющего 5 и ключевого 4 транзисторов выполняются одинаковыми, то выходное напряжение стабилизатора равно напряжению на затворе управляющего транзистора 5. Если по какой-либо причине (например, уве личение тока нагрузки) происходит отклонение (уменьшение) выходного напряжения от заданного уровня, то ключевой транзистор 4 призакрьгоается, поскольку напряжение на истоке (опорное напряжение) остается неизменным, а затворное уменьшается. Это вызывает увеличение напряжения на затворе выходного 1 транзистора. 3 результате ток транзистора 1 увеличивается, что приводит к восстановлению выходного напряжения на заданном уровне. Аналогичным образом происходит стабилиза- ция и при уменьшении тока нагрузки.

Таким образом, стабилизатор постоянного напряжения позволяет обеспечивать два значения выходного напряжения, которые выбираются сигналом управления, что необходимо для обеспечения разных режимов работы БИС. Кроме того, защитные транзисторы 14, 15 и 16, защищающие стоки управляющего 5, нагрузочного 3 и выходного 1 транзисторов от пробоя, позволяют расширить диапазон входного питающего и выходных стабилизирующих напряжений.

Формула изобретения

Стабилизатор постоянного напряжения, содержащий выходной полевой транзистор, исток которого подключен к выходному выводу, нагрузочный полевой транзистор, исток которого соединен с затвором выходного транзистора, ключевой полевой транзистор, сток которого соединен с HCTOJCOM нагрузочного, а затвор - с истоком выходного транзисторов, повторитель напряжения на управляющем полевом транзисторе, исток которого подключен к истоку ключевого транзистора, и токозадающий полевой транзистор, сток которого соединен с истоком управляющего транзистора, а исток - с общей шиной, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены вывод для подключения ист очника управляющего сигнала, инвертор, два коммутирующих по0

5

левых транзистора, три защитных полевых транзистора, причем вход инвертора соединен с выводом для подключения управляющего сигнала и затвором первого коммутирующего транзистора, исток которого соединен с выводом для подключения первого задающего напряжения, а сток соответственно - с затворами управляющего транзистора и первого защитного транзистора, и истоком второго коммутирующего транзистора, сток которого соединен с выводом для подключения второго задающего напряжения, а затвор - с выходом инвертора, стоки первого, второго и третьего защитных транзисторов подключены к входному выводу питания, а их истоки соединены соответственно со стоками управляющего, нагрузочного и выходного транзисторов, причем затворы второго и третьего защитных транзисторов объединены и подключены к истоку второго защитного транзистора.

25

Изобретение относится к электротехнике и может быть использовано при создании БИС на моп-приборах. Цель изобретения - расширение функциональных возможностей. Стабилизатор содержит выходной транзистор 1, соединенный стоком через защитный транзистор 16 с входным выводом питания, истоком с выходным выводом, а затвором соответственно через нагрузочный 3 и защитный 15 транзисторы с входным выводом и через ключевой 4 и токозадающий транзисторы с общей шиной, причем затвор ключевого 4 транзистора подключен к выходному выводу, а исток через управляющий 5 и защитный 14 транзисторы - к входному выводу, затвор управляющего транзистора 5 подключен к точке соединения стока и истока коммутирующих транзисторов 11, 12, источник и сток которых подключены соответственно к выводам для подключения двух различных задающих напряжений, а затворы коммутирующих транзисторов 11, 12 подключены к соответствующим выходам 18, 19 управляемого инвертора 13, управляющий сигнал которого обеспечивает выбор из двух выходных напряжений стабилизатора. 1 ил.