Запоминающее устройство с защитой информации от разрушения Советский патент 1977 года по МПК G11C29/00 

1

Известии заиомииающие устройства с защитой ииформации от разрушеиия. Б одиом из известных устройств с целью защиты ин(рормации от разрушення ироизводится периодическое восстановлеиие хранимой ииформации 1J. Однако в этом устройстве перезапись информацин ироизводится после каждого цикла считывания, что снижает иериод ооращения к устройству. Из известных устроИств иаиболсе близким к изобрстсиию является заиомииающсе устройство с информации от разрушеиия, содержан,ее счетчик, Олок иолуностоянной намятн, нодключеииый к блоку унравлеиия и блоку коммутации иаиряжения нитаиия 2J. Ь этом устройстве для формироваиия сигиала регеиерации используется счетчик, максимальный результат счета которого соответствует максимальному интервалу времени хранения ииформации без разрушеиия. Это устройство характеризуется большим количеством оборудования, необходимого для выдачи сигнала регенерации, так как в устройстве нредполагается наличие программного блока, выдающего сигнал перезаписи в то время, когда обращение к устройству не производится. При ироиадаиии иитания счетчик может терять свое состояиие, если не принять специальных мер для его сохранения. К, числу таких мер относится введение доиолиптельиого источника питания или исиользование магнитных элемеитов.

Целью изобретения является уирощение и повышение надежиости устройства. В описываемо.м устройстве это достигается тем, что оно содержит датчик контрольного сигиала и иороговыи элемент, выход которого иодключеи ко входу блока управления, а входы порогового элемента соединены с выходами

датчика контрольного сигнала, входы которого подключены к выходам блока унравлеиия.

На фиг. 1 ириведена структурная схема устройства; на фиг. 2 - схема олока коммутации иапряжеиия иитания.

Устройство содерншт блок иолупостоянной памяти 1, состоящий из ячеек 2 памяти, например, на МИОИ-траизисторах, входного регистра 3, выходного регистра 4 и дешифратора 5, датчик 5 контрольного сигнала, например ячейку памяти на МНОП-транзисторе такого же типа, что и ячейка 2, пороговый элемент 7. Выходы 8 и вход 9 блока 10 управления соедииены, соответствеиио, со входами

датчика б и выходом порогового элемента 7, входы которого подключены к выходам датчика 6. Датчик 6 и иороговыи элемент 7 образуют блок ii формироваиия сигнала регенерации. Устройство содержит также блок 12

коммутации иапряжения питания, вход 13 коroporo подключен к блоку 10, а выход 14 --- к блоку 1, и источник 15 питания. Блок 12 коммутации напряжения питания содержит интегрирующий элемент 16, выход которого подключен к заправляющему входу переменного резистора 17; в качестве резистора может быть использован трапзистор.

В цикле считывания блок 10 опрашивает блок 11. Сигналы с датчика 6 сравниваются с напряжением порога элемента 7, соответствующим минимально допустимому напряжению сигнала. Если амплит да сигнала е выхода датчика 6 ниже напряжения порога, то с выхода порогового элемента 7 на вход 9 блока 10 выдается сигнал иерезаписи.

При пропадании питания опрос не производится, однако информация в датчике 6 не теряется, так как он выполнен, например, на МНОП-транзисторе.

Для того чтобы в момент коммутации источника питания в режиме записи не возникало помех на управляющих цепях блока 10, сначала включается источник 15 питания, затем подается сигнал с блока 10 на блок 12. На выходе интегрирующего элемента 16 появляется сигнал с пологими фронтами, подаваемый на управляющий вход управляемого резистора 17, который коммутирует напряжение питання от источника 15 к блоку 1.

В результате наличия блока 12 существен но снижается величина помех, которые могут вести к ложной записи информации.

Таким образом, в описываемом устройстве, по сравнению с известным, повыщается надежность хранения информации в течение длительного (практически неограниченного) времени и обеспечивается, защита от помех по цепи питания.

Формула изобретеиия

Запоминающее устройство с защитой информации от разрущения, содержащее блок полупостоянной памяти, подключенный к блоку управления н блоку коммутации напряжения питания, отличающееся тем, что, е целью упрощения устройства, оно содержит датчик контрольного сигнала и пороговый элемент, выход которого подключен ко входу блока управления, а входы порогового элемеита соединены с выходами датчика контрольного сигнала, входы которого подключены к выходам блока )Шравления.

Источники информации, принятые во внимание при экспертизе

1.Патент Франции ч 2204012, кл. G ПС 7/00, 1974.

2.Патент США № 3737879, кл. G ПС 7/00, 1973.