Запоминающее устройство с регенерацией информации Советский патент 1982 года по МПК G11C29/00 

(5) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С РЕГЕНЕРАЦИЕЙ ИНФОРМАЦИИ

1

Изобретение относится к 3anoh5HHaio щиг устройствам..

.Известию запоминающее устройство с регенерацией информации, содержащее счетчик, блок полупостоянной памяти, подключенный к блоку управления и блоку коммутации напряжения питания. В этом устройстве.- для формирования сигнала регенерации используется счетчик, максимальный результат сче та которого соответствует максимальному интервалу времени хранения информации без разрушения 11. .

Это устройство характеризуется большим количеством оборудования, необходимого для выдачи сигнала регенерации.

Наиболее близким к предлагаемому является запоминающее устройство с регенерацией информации, содержащее блок полупостоянной памяти, блок формирования сигнала регенерации, который состоит из датчика контрольного сигнала и порогового элемента

блок управления , блок коммутации напряжения питания и источник питания 21. ..

Однако в качестве датчика контрольного сигнала в этом устройстве используется контрольная ячейка памяти, аналогичная ячейкам, из которых сос тоит блок полупостоянной памяти. Таким образом, в этом устройстве используется дополнительная ячейка памя10ти, которая должна быть идентична по всем параметрам ячейкам памяти из которых состоит блок полупостоянной памяти. Обращение к контрольнойячейке происходит чаще, чем к любой из F

15 ячеек блока полупостоянной памяти. За счет этого информация в контрольной ячейке должна разрушаться быстрее. По мере разрушения информации в контрольной ячейке выдается

го сигнал регенерации. При этом состояние информации в ячейках самого блока полупостоянной памяти не контролируется. Это заведомо увеличивает

частоту циклов регенерации. Вместе с тем в случае более быстрого разрушения информации в какой-либо из.ячек блока полупостоянной памяти по сравнению с контрольной ячейкой может произойти потеря информации, что снижает надежность устройства.

Цель изобретения- повышение надежности и быстродействия устройства.

Поставленная цель достигается тем, что в запоминающее устройство с регенерацией информации, содержащее накопитель, группу поррговых элементов, блок формирования сигнала регенерацик и блок управления подключенный к накопителю и блоку формирования сигнала регенерации, введен блок анализа информации, входы которого соединены с входами пороговых элементов группы и подключены к выходам накопителя, а выходы блока анализа информации и,, пороговых элементов группы соединены с входами блока формирования сигнала регенерации.

При этом блок анализа информации содержит п элементов ИЛИ и п элементов ИЛИ-НЕ (где п m , а m - число разрядов накопителя), причем входы одноименных элементов ИЛИ и ИЛИ-НЕ объединены и являются входам -блока, а выходы элементов ИЛИ и

ИЛИ-НЕ являются выходами блока. о

Блок формирования сигнала регенерации содержит 2 п элементов И, , элемент ИЛИ и триггер, причем входы элементов И являются одними из входов ,блока, выходы элементов И подключены к входам элемента ИЛИ, вход которого соединен с одним из вхдов .триггера, другой вход и выход которого являются соответственно

другим входом и выходом блока.

)

1

На чертеже изображена структурная схема предлагаемого устройства. - Устройство содержит накопитель 1 например блок полупостоянной памяти блок 2 анализа информации, группу 3 пороговых элементов, блок формирования сигнала регенерации и бло 5 управления.

Блок 2 содержит логические элементы ,например элементы ИЛИ 6 и элементы ИЛИ-НЕ 7. Количество п таких элементов определяется количеством контролируемых информационных разрядов .блока 1 полупостоянной памяти. Группу 3 составляют пороговые элементы ПЭ О 8 и ПЭ 1 .9,предназначенные для сравнения сигналов, . поступающих с информационных выходов блока- 1 с пороговыми напряжениями, которые соответствуют максимально допустимому уровню логического нуля (0, в) и минимально допустимому уровню логической единицы (2,4 в) . Количество пороговых элементов определяется .количеством контролируемых информационных разрядов. Блок содержит элементы И 10, выходы которых соединены со

входами элемента ИЛИ 11 , и триггер 12.

Устройство работает следующим образом.

При считывании информации из блока 1 полупостоянной памяти элементы .блока 2, воспринимая на входе сигналы с уровнем 2,-5,25 В расшифровывают их как сигналы логической единицы, а сигналы с уровнем не более

О, В - как сигналы логического нуля, В группе 3 пороговых элементов происходит сравнение сигналов, поступающих с информационных выходов блока 1, с пороговыми напряжениями,

которые соответствуют минимально допустимому уровню логической единицы (2, в) и максимально допустимому уровню логического нуля (О, В) . В блоке Ц при приближении уровня сигнала логической единицы к минимально допустимому (2,4 в) либо уровня логического нуля к (0, В) формируется сигнал регенерации. Контроль ростояния информации осуществляется в каждом цикле считывания, что достигается с помощью управляющего сиг- нала, поступающего с выхода блока 5 на вход блока 4.

Таким образом, предлагаемое устройство осуществляет непосредственный контроль информации, хранящейся в ячейках памяти блока 1 полупрстоянной памяти, что повышает надежность хранения информации и позволяет

осуществить регенерацию тех зон памяти, для которых это необходимо. Это значительно сокращает частоту циклов регенерации, особенно в тех случаях, когда обращение .к различным ячейкам памяти происходит неравномерно.

При пропадании питания опрос и контроль памяти не производится, однако информация в блоке 1 полупостоянной памяти не теряется, так как он выполнен, например, на МНОП-транзисторах. Формула изобретения 1.Запоминающее устройство с рег нерацией информации, содержащее на копитель, группу пороговых элементов, блок формирования сигнала реге нерации и блок управления, подключенный к накопителю и блоку форми рования сигнала регенерации, о т л и ч а ю щ е е с я тем, что, с целью повышения надёжности и быстро действия устройства, х)но содержит блок анализа информации, входы которого соединены с входами пороговы элементов группы и подключены к выходам накопителяJ а выходы блока анализа информации и пороговых элементов группы соединены с входами блока формирования сигнала регенерации i 2.Устройство по П.1 , о т л ич а ю 1Д е е с я тем, что блок анализа информации содержит п элементб ИЛИ и п элементов ИЛИ-НЕ (где п.а т - число разрядов накопителя), причем входы .одноименных элементов ИЛИ и ИЛИ-НЕ объединены и являются входами блока, а выходы элементов ИЛИ и ИЛИ-НЕ являются выходами блока.. 3. Устройство по п. 1. . о т я и чающееся тем, что блок формирования сигнала регенерации содержит 2 п элементов И, элемент ИЛИ и триггер, причем входы элементов И являются одними из входов блока, выходы элементов И подключены к входам элемента ИЛИ, выход которого соединен с одним из входов триггера, другой вход и выход которого являются соответственно другим входом и выходом блока. i Источники.информации, принятые во внимание при экспертизе 1.Патент США № 3737879, кл. 3 0-173, опублик. 1973..2.Авторское свидетельство СССР № 580587, кл. G 11 С 29/00, 1977 (прототип).i