Устройство для синхронизации дискретной информации Советский патент 1978 года по МПК H04L7/02 

(54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретение относится к технике связи и может использоваться для повышения точности синхронизации и достоверности регистрации посылок в условиях значительных преобладаний. Известно устройство для синхронизации дискретной информации, содержащее формирователь входных импульсов, один из выходов которого подключен к первому входу фазового детектора, к второму входу которого подключен выход фильтра через управляемый генератор, другой выход которого подключен к одному из входов формирователя выходных импульсов, к другому входу которого подключен выход блока сравнения, входы которого через соответствующие интеграторы соединены с информационным входом формирователя входных импульсов 1. Однако данное устройство имеет низкую точность синхронизации и достоверность регистрации посылок при значительных преобладаниях в канале. Цель изобретения - повышение точности синхронизации при искажениях входного сигнала типа «преобладания. Для этого в предлагаемое устройство для синхронизации дискретной информации введены управляемый фазовращатель, суммирующий блок, вычитающий блок, дополнительный фазовый детектор, дополнительный фильтр и элемент ИЛИ, при этом другой выход формирователя входных импульсов через дополнительный фазовый детектор подключен к первым входам суммирующего и вычитающего блоков, к вторым входам которых подключен выход фазового детектора, причем выход суммирующего блока подключен к входу фильтра, а выход вычитающего блока через дополнительный фильтр подключен к первому входу управляемого фазовращателя, второй вход которого соединен с вторым входом фазового детектора и с первым входом элемента ИЛИ, а выход управляемого фазовращателя подключен к другому входу дополнительного фазового детектора и ко второму входу элемента ИЛИ, выход которого подключен ко входам сброс интеграторов и к дополнительному входу формирователя выходных импульсов. На чертеже изображена структурная электрическая схема предложенного устройства. Устройство для синхронизации дискретной информации содержит формирователь 1 входных импульсов, один из выходов которого подключен к первому входу фазового детектора 2, к второму входу которого подключен выход фильтра 3 через управляемый генератор 4, другой выход последнего подключен к одному из входов формирователя 5 выходных импульсов, к другому входу которого подключен выход блока 6 сравнения, входы этого блока через соответствующие интеграторы 7 соединены с информационным входом формирователя 1 входных импульсов, а также управляемый фазовращатель 8, суммирующий блок 9, вычитающий блок 10, дополнительный фазовый детектор 11, дополнительный фильтр 12 и элемент ИЛИ 13, при этом другой выход формирователя 1 входных импульсов через дополнительный фазовый детектор И подключен к первым входам суммирующего блока 9 и вычитающего блока 10, к -вторым входам которых подключен выход фазового детектора 2, причем выход сумми. - -, . -. .. ., 1г рующего блока 9 подключен к входу фильтра 3, а выход вычитающего блока 10 через дополнительный фильтр 12 подключен к первому входу управляемого фазовращателя 8, второй вход которого соединен со вторым входом -фазового детектора 2 и с первым 20 входом элемента ИЛИ 13, а выход управляемого фазовращателя 8 подключен к другому входу дополнительного фазового детектора И и к второму входу элемента ИЛИ 13, подключенного выходом к входам сброс ин- 25 теграторов и к дополнительному входу формирователя 5 выходных импульсов. Устройство работает следующим образом. Положительные и отрицательные фронты входного двоичного сигнала с формировате- 30 ля 1 входных импульсов поступают соответственно на входы фазовых детекторов 2 и 11, а с выходов фазовых детекторов 2 и 11 - на входы суммирующего блока 9 и вычитающего блока 10. Выходные сигналы суммирующего 35 блока 9 и вычитающего блока 10 через фильтр 3 и дополнительный фильтр 3 и 12 управляют работой управляемого генератора 4 и управляемого фазовращателя 8, величина задержки которого под влиянием управ- 40 ляющего сигнала изменяется вблизи от номинального значения, равного тактовому периоду в пределах, определяемых ожидаемым преобладанием. Суммирование управляющих воздействий 45 фазовых детекторов 2 и И на управляемый генератор 4 и вычитание этих воздействий на управляемый фазовращатель 8 приводит к быстрому и точному установлению фазовых соотношений. Высокая точность установления 50 фазовых соотнощений связана с тем, что крутизна характеристики фазовых детекторов 2 и 11 выбирается значительно больщей, чем при использовании одного фазового детектора 2 (И) для подстройки по положительным 55 и отрицательным фронтам. Элемент ИЛИ 13, формирователь 5 выходных импульсов, интеграторы 7 и блок 6 сравнения выделяют сигнал из входной дискретной последовательности методом интегриро- 60 вания, при этом интервал интегрирования выбирается автоматически исключением временного участка, обусловленного смещением положительного и отрицательного фронтов за счет преобладаний. Импульсные последова- 65 тельности, соответствующие фазовому положению положительных и отрицательных фронтов, через элемент ИЛИ 13 подаются на формирователь 1 выходных импульсов. С выхода элемента ИЛИ 13 осуществляется сброс интеграторов 7 по уровням выще и ниже порога, на входы которых подана входная дискретная информация. Выходная последовательность тактовой ча„-„„„„„,„ .«xviucun частоты к регенерированная двоичная информация в виде импульсов, наличие которь1х определяется выходом блока 6 сравнения в момент появления импульсов тактовой часто™ формируются формирователем 5 выходных импульсов. В качестве выходной тактовой частоты в формирователе 5 выходных импульсов выбирается последовательность, соответствующая математическому ожиданию положительны ; или отрицательных фронтов входной информации в зависимости от того, какая из них меньще отстает от последовательности на втором выходе управляемого генератора 4, сдвинутой относительно последовательности на его первом входе на л. Введение двух отдельных фазовых детекторов 2 и 11, работающих по положительным, и отрицательным фронтам принимаемой двоичной информации, а также схемы автоматического определения интервала интегрирования сигнала обеспечивает значительное улучщение точности синхронизации и достоверности регистрации посылок. Формула изобретения Устройство для синхронизации дискретной информации, содержащее формирователь входных импульсов, один из выходов которого подключен к первому входу фазового детектора, к второму входу которого подключен выход фильтра через управляемый генератор, другой выход которого подключен к одному из входов формирователя выходных импульсов, к другому входу которого подключен выход блока сравнения, входы которого через соответствующие интеграторы соединены с информационным входом, формирователя входных импульсов, отличающееся тем, что, с целью повыщения то.чности синхронизации при искажениях входного сигнала типа «преобладания, введены, управляемый фазовращатель, суммирующий блок, вычитающий блок, дополнительный фазовый детектор, дополнительный фильтр и элемент ИЛИ, при этом другой выход формирователя входных импульсов через дополнительный фазовый детектор подключен к первым входам суммирующего и вычитающего блоков, к вторым входам которых подключен выход фазового детектора, причем. выход суммирующего блока подключен к входу фильтра, а выход вычитающего блока через дополнительный фильтр подключен к первому входу управляемого фазовращателя

второй вход которого соединен с вторым входом фазового детектора и с первым входом элемента ИЛИ, а выход управляемого фазовращателя подключен к другому входу дополнительного фазового детектора и к второму входу элемента ИЛИ, выход которого подключен к входам «Сброс интеграторов и к

дополнительному входу формирователя выходных импульсов.

Источники информации, принятые во внимание при экспертизе 1. Е. М. Мартынов. Синхронизация в системах передачи дискретных сообщений. М. «Связь, 1972, с. 35.