Устройство задержки Советский патент 1978 года по МПК H03K17/28 

теля положительна. Когда на входную шину устройства поступает сигнал, транзистор 1 опирается и соединяет с общей шиной левую пластину конденсатора 8, который разряжается. На инверсный вход усилителя 6 поступает отрицательное напряжение от конденсатора 8, а неинверсный вход операционного усилителя подключен к общей шине. В этом случае полярность напряжения на выходе операционного усилителя остается положительной. По окончании разряда конденсатора напряжение сигнала на инверсном входе операционного усилителя 6 станет положительным, что приведет к изменению полярности на выходе усилителя. Таким образом,, изменение полярности на выходе устройства задержки происходит через некоторое время после подачи входного сигнала. Длительность задержки определяется параметрами С-цепи и соотнощением резисторов 9 и 7. Формула изобретения Устройство задержки, содержащее транзистор, подключенный базой к входной илине, эмиттером - к общей шине, а коллектором через резистор - к щине источника питания, операционный усилитель, последовательную С-цепь, включенную между коллектором транзистора и инверсным входом операционного усилителя, причем выход С-цепи через другой резистор соединен с шиной источника питания и через диод - с общей шиной, резистор, подключенный одним выходом к неинверсному входу операционного усилителя, отличающееся тем, что, с целью повышения надежности, другой вывод указанного резистора соединен с коллектором транзистора. Источники информации, принятые во внимание при экспертизе 1.Отраслевой стандарт ОСТ 11. К0342.003. Дополнение к руководству по применению интегральных микросхем НПО.073.006, с. 179, рис. 26, срок введения 15.06.72. 2.Патент США № 3693030, кл. 307-273, 1972.

/