Аналого-цифровой интегратор Советский патент 1980 года по МПК G06G7/18 

1

УстройстБо о-гаосится к автоматике и предназначено для формирования напряжения, пpoпqDциoнaльнoгo интегралу от ЕХОД. ного сигнала. Оно может использоваться в системах автоматического управления различными объектами, когда требуются большие посто5шные интегрирования.

Известны аналого-цифровые интеграторы, содержащие последовательно соединенные преобразователь напряжения в частоту, реверсивный счетчик импульсов и ци ьро- аналоговый преобразователь Ij.

Недостатком таких интеграторов яитяется юс низкая помехоустойчивость, поскольку сбои счетчика под действием помех и перерывов в подаче питания (обусловленных, например, автоматическим переключением с основной питающей сети на резервную) вызывают разрушение информации, накопленной интегратором, что может приводить к аварийным последствиям, а потому во многих случаях совершенно недопустимо. того, такие 1 нтегратс ы не обеспечивают автоматическую запись

начальных условий, что затрудняет их использование в системах управления.

Наиболее близким техническим решением к предложенному является аналого-циф.ровой интегратор 2, который содержит последовательно соединенные преобразователь напряжения в частоту, реверсивный счетчик импульсов, цифро-аналоговый преобразователь с выходным усилителем, пе10реключатель, другой вход которого соединен с источником начальных условий, блок слежения-хранения, блок сраыяения, подключенный другим входом к выходу цифро-аналогового преобразввателя, и блок

15 выделения модуля, выход которого подключен ко входу перестройки частоты преобразователя напряжения в частоту и через элемент И-НЕ к управляющему входу блока слежениа-хранения.

20

Этот интегратор работает недостаточю точно при кратковреме щых перерыв-чк 1итания. Цель изобретения - повышение точности работы интегратора при кратковременных перерывах питания. Поставленная цель достигается тем, что в аналого-цифровой интегратор, содер- жащий два источника напряжения противоположной полярности и последовательно включенные первый переключатель, первый информационный вход которого является информационным входом интегратора, пре образователь напряжения в частоту, реверсивный счетчик импульсов, цифро аналогор вый преобразователь, выход которого является выходом интегратора, второй переключатель, другой информационный вход которого является входом начальных условий интегратора, блок слежения-хранения, блок сравнения,, подключенный другим входом к выходу цифро-аналогового преобразователя, и блок выделения модуля, нход которого соединен со вторым информацион ным входом первого переключателя, а выход подключен к управляющему входу первого переключателя, ко входу перестройки частоты преобразователя напряжения в частоту и к первому входу элемента И-НЕ, подсоединенного выходом к управ ляющему входу блока слежения-хранения согласно изобретению введены пиковый де тектор, сигнализатор напряжений питания и реле времени. Выход реле, подключен ко второму входу элемента И-НЕ и к управляющему входу второго переключателя; вход реле времени соединен с источником напряжения положительной полярности и со входом пикового детектора. Выход детектора подключен к первому дополнительному входу блока слеж;ения хранения и ко входу питания сигнализатора напряжений питания, подсоединенного выходом ко второму дополнительному нходу блока слежения-хранения. Две группы входов сигнализатора напряжений питания подключены к двум основным и группе дополнительных источников напряжений положительной и отрицательной полярности. Сигнализатор напряжений питания содержит выходной каскад на двух транзисторах различного .типа проводимости, выход, которого является выходом сигналязатора, две группь ЕОСОДНЫХ транзисторов различного типа проводимости и две группы делителей напряжения, образованные последовательно соединенными стабилит ронами и резисторами и подключенные входами к соответствующим входам сигнализатора. Выходы делителей .напряжения подсоединены к базам соответствующих входных транзисторов различного типа провош1.1ости, эмиттеры которых соединены с шиной нулевого потенциала, а коллектор ; объешшены и подключены ко входу выходного каскада. Блок слежения-хранения содержит операционный усилитель, в цепь между инвертирующим входом и выходом которого включены двухсторонний органичитель и последовательно соединенные запоминающий конденсатор, МОП-транзистор, поасоединенный затвором и подложкой к дополнительным входам блока, и первый ог раничивающий резистор. Между инвертирующим входом операционного усилителя и входом блока включены последовательно соединенные нормально замкнутый ключ и второй ограничивающий резистор, а между инвертирующим входом операционного усилителя к щиной нулевого потенциала последовательно соединенные третий ограничивающий резистор и нормально разомкнутый ключ, утфавляющий ЕКОД которого соед1шен с управляющим входом нормально замкнутх го ключа и с утфавляющим входом блока, узел соединения первого ограничивающего резистора с МОП-транзистором является выходом блока. На фиг. 1 представлена функциональная схема аналого-цифрового штегратора на фиг. 2 - временные диаграммы, поясняющие его работу. Интегратор содержит последовательно подключенные ко входу 1 первый перекгакц чатель 2, преобразователь 3 напряжения в частоту с .дифференциальным импульсным выходсм и входом 4 перестройки частоты, реверсивный счетчик импульсов 5 с импульсными входами сложения 6 и вычитания 7, цифро-аналоговый преобразователь 8, второй переключатель 9, другой вход которого подключен к источнику 1О начальных условий интегратора, блок слеже НИН-хранения 11, выполненный на операционном усилителе 12 с запоминающим конденсатором 13 в цепи отрицательной обратной связи и нормально замкнутым ключом 14 между инвертирующим входом и суммирующей точкой, к которой подключ чены входной резистор 15 и резистор 16 обратной связи, блок сравнения 17 и блоя 18 выделения модуля, выход которого co-i единен с управляющим входом переключателя 2 и с одним из входов элемента 19, другой вход которого подкл1очен к управляющему входу переключателя 9, а выход соединен с управляющим входом нормально замкнутого ключа 14. Запоминающий конденсатор 13 соешьнен с выходом операционного усилителя 12 через последовательно включенные МОП-транзистор 20 и ограничивающий резистор 21, Инвертирующий вход операционного усилителя 12 подключен к шине нулевого потенциала через последователь но соединенные ограничивающий резистор 22 и нормально разомкнутый ключ 23, управляющий вход которого соединен с щ 1ходом элемента И-НЕ 19. К неинвертир тощему входу операцион ного усилителя 12 подключен симметри . рующий резистор 24, а в цепь отр1щател ной обратной связи усилителя 12 включе нелинейный элемент 2 5, выполненный по схеме двустороннего ограничения выходного напряжения усилителя. Аналого-цифровой интегратор содержит также два источника 26, 27 напряжения противоположной полярности, пиковый детектор 28, сигнализатор 29 напряжения питания с выходным транзистором ЗО, эмиттер которого подключен к первому и точнику 26 питания, и реле времени 31 с времязадающей RC-цепью на вкоке (ре зистор 32 и конденсатор 33) и гистерезисным релейным элементом 34 на выходе, причем последовательно с времязада ющим конденсатором 33 включены параллельно соединенные диод 35 и резистор 36. Коллектор выходного транзистора 3Q соединен через резистор 37 с выходом пикового детектора 28, а также с затво ром MCfI-транзистора 20, подложка которого подключена к выходу пикового детектора 28. Вход пикового детектора 28 и времЯ задающий резистс 32 соединены с иоточниксм напряжения 27, а выход гистерезисного релейного элемента 34 подклю чен к управляющему входу переключателя 9, Сигнализатор 29 напряжений питания наряду с выходным .транзистором 30 содержит транзистор 38 другого типа проводимости, резисторы 39-41, входные р-г - р-транзисторы 42, 43 и п-р-п - -транзистор 44, причем коллекторы транзисторов 42-44 соединены с базой транзистора 38, эмиттеры подключены к щине нулевого потенциала, а базы соедшгены с выходами делителей напряжения, образованных стабилитронами 45-47 и резисто рами 48-5О. Делители напряжения включены между источниками напряжений противоположной полярности таким образом. что база ако/шюро р-и -р трлнз1к.тора 43 подключена к аноцу стабилитрона, которого соединен с источн1 ком напряжения положительной полярности, а база входного п-р-П -транзистора 42 подключена к катощ стабилитрона, анод которого соединен с источником напряжения огрицательной пш ярности. Кроме источников питания 26 и 27 и источника питания 51 (положительной полярности), втор1гчных источников питания может быть больше,. так как их число определяется TiffloM примененных в интегр а- торе функциональных узлов и требованиями р их цепям питания. . Нелинейный элемент 25 может быть образован стабилитронами 52, 53, диода ми 54, 55 и резисторами 56, 57. Ина егратор может работать в режимах 1датегрирование, восстановление информации после сбоев счетчика, запись начапг ных условий п восстановление гюформации после кратковременных перерывов в подаче питания, В режиме 1штегр1фования устройство работает после окончания переходных процессов в цепях питания и включения реле времени 31, . когда напряжение на конденсаторе 33 СЦ,) превышает уровень срабатывания гнстерезисного релейного элемента 34 и выходной сигнал реле имеет единичное значение. По этому сигналу переключатель 9 соединяет вход блока слежения-хранения 11 с выходом цифроаналогового преобразователя 8. При этом вь ходные напряжения источников питания 26, 27, 51 имеют номинальные значения, входные транзисторы 42-44 сигнализатора 29 напряжений питания , транзисторы 38 и ЗО открыты, в результате чего МОП-транзистор 2О находится в открьп ом состоянии и подключает запоминающий конденсатор 13 через резистор 21 к выходу операционного усилителя 12. Исходное состояние контура восстанов ления информации, в Еспючающего в себя блокслежения-хранения 11, блок сравнения 17 блок 18 выделения модуля и элемент И-НЕ 19, соответствует равенству абсолютных значений выходных напряжений ци4ро-аналогоЕого преобразователя 8 ( блока слежения-хранения 11 (ЦО при этом выходное напрях ение блока 18 выделения модуля имеет нулевое значение, и переключатель 2 соединяет вход преобразователя 3 напряжения в частоту с источником входного сигналаи у, а элемент. И-НЕ 19 удерживает ключ 14 в зам кнутом состоянии и блок слежения-хранения 11 работает в режиме слежения за напряжением При наличии входного сигнала (( О) преобразователь 3 напряжения в частоту генерирует импульсы с частотой f, пропорциональной U , которые в зависимости от знака и,, поступают на входы сложения 6 или вычитания 7 вход реверсивного счетчика 5 импульсов. За каждый период работы преобразователя 3 в счетчике 5 фиксируется величина и знак приращения интеграла входного напряженияиц, т.е. осуществляется квантование интеграла входного сигнала по уровню. Таким об разом, в счетчике 5 формируется цифровой код N , характеризующий , ко торый с помощью цифро-аналогового преобразователя 8 преобразуется в эквйвалентное электрическое нагфяжение . При нормальной работе аналого-цифрового интегратора (без сбоев счетчика) блок слежения-хран0н;ЕШ И находится в режиме слежения за выходным сигналом причем скорость слежения выбирает

ся выше максимальной скорости измененияЦ у , а зона нечувствительности блока сравнения 17 не менее одаого кванта

сигналаЦ

lg,yx , и контур восстановления информации находится в исходном состоянии Если в процессе интегрирования (или хранения интеграла О) произойдет сбой счетчика 5, то из-за ограниченной скорости слежения блока слежения-хра нения 11 сигаалы на входах блока сраЕ нения будут отличаться на вел 1чину, превышающую его зсиу чувствительности. Hat выходе блока сравнения 17 возникает напряжение, знак которого определяется рас согласованием сигналов и и. При этом блок 18 выделения модуля формирует независимо от знака рассогласования сигналовил| иУп единичное значение логического сигнала, по которому элемент 19 переводит ключ 14 в разомкнутое состояние, и блок слежения-хранения 11 переходит в режим поддержания напряжения и, предшествующего сбсяо счетчика 5 режим хранения). Одновременно по сигналу блока 18 выДеления модуля переключатель 2 соединяет вход преобразователя 3 напряжения в частоту с выходом блока сравнения 17. Под действием сигнала с блока сравнения 17 преобразователь 3 восстанавливает информацию в счетчике 5, так как подача импульсов на один из входов счетчика осуществляется до тех пор, пока разность

Для уменьшения, погрешности интегратора в этом режиме работы в него введены также ограничивающий резистор 22 и нормально разомкнутый ключ 23. Когда напряжений иgjj, и U не снизится ао величины, при которой произойдет отключение блока сравнения 17. После этого выходной сигнал блока 18 выделения модуля принимает нулевое значение, а следовательно, переключатель 2 подключает вход преобразователя 3 к источнику Ug, .ключ 14 замыкается, а блок слежения-храньния переходит в режим слежения за сигналом Ugy, и схема возвращается в прежнее состояние, обеспечивая дальнейшее формирование интеграла от входного сигнала УЙЦ , Для уменьшения погрешности интегратора, связанной с изменением потенциала на запоминающем конденсаторе 13 при работе блока слежения-хранения 11 в режиме хранения, необходимо увеличивать частоту преобразователя 3, т.е. сократить время восстановления информации. С этой целью при срабатывании блока сравнения 17преобразователь 3 сигналом с блока 18выделения модуля, поступающим по входу 4, перестраивается на повышенную частоту следования импульсов {(, блок слежения-хранения 11 работает в режиме слежения, ключ 23 разомкнут и симметрирование эквивалентных сопротивлений на входах операционного усилителя 12 обеспечивается за счет того, что сопротивление резистора 24 выбрано равным сопротивлению параллельно включенных резисторов 15 и 16. При переходе блока слежения-хранения 11 в режим хранения резисторы 15 и 16 отключаются от инвертирующего входа усилителя 12, а вместо них с помощью ключа 23 подключается резистор 22, имеющий одинаковую с резистором 24 величину сопротивления. Поэтому через запоминающий конденсатор 13 в реяжме хранения протекает не входной ток усилителя 12, а разность его вд:одных токов, в результате чего уменьшаются изменения напряжения на запоминающем конденсаторе за время восстано&ления информации и повышается точность интегратора. В режиме записи начальных условий интегратора работает следующим образом. Если после длительного нахождения интегратсра в обесточенном состоянии он подключается к питающей сети, то в первый момент времени напряжение Uj. на времязадающем конденсаторе 33 равно нулю и релейный элемент 34 устанавливается в такое состояние, при котором его выходаой сигнал имеет единичное зна чение. При этом переключатель 9 соед№няет вход блока слежения-хранения 11 с источником Ю начальных условий (,). Одновременно выходным сигналом элемен та И-НЕ 19 ключ 14 переводится в замкнутое состояние независимо от сигнала на выходе блока 18 выделения модули. В результате в блок слежения-хранения 11 записывается напряжение начальных условийи ч,, т.е. обеспечивается условие и -U. . Под действием разностисигналов Uy Bbtti блок сравнения ,17 срабатывает, блок 18 выделения модуля подключает с помощью переключателя 2 выход блока сравнения ко входу пр4 образователя 3 напряжения в частоту и последний, работая на повышенной частоте i, обеспечивает быстрое изменение кода в счетчике 5 до тех пор, пока не произойдет выключения блока сравнения, т.е. до. момента, когда разность напряже- ний.и станет меньше порога 01 пускания блока сравнения. Время записи начальных условий в интегратор (t ) определяется временем от работки блоком слежения-хранения максимального значенияУцд, с заданной погрешностью. Поэтому временная задержкаtp „ формируемая реле времени 31, должна удовлетворять усповию - чго обе печивается соответствзгющим выбором постоянной заряда времязадающего конденсатора 33 и напряжения срабатывания Ucp релейного элемента 34. Когда в процессе заряда конденсатора 33 напряжение на нем превысит порог срабатывания релейного элемента 34,выходной сигнал последнего принимает нуле вое значение и аналого-цифровой интегратор переходит в режим интегрирования нходного сигнала. Рассмотрим теперь работу интегратора в режиме восстановления информации при кратковременных перерывах в подаче питания. При исчезновении напряжения U в питающей сети выходные напряжения Е, источников напряжения 27, 26, 51 принимают нулевые значения, причем характер и длительность переходных процессов в выходных цепях этих источников напряжения могут существенно отличаться прут от друга (см. временные диаграммы на фиг. 2). Пока напряжения Е, Е-, Е близки к номинальньш значениям, па базы входных транзисторов 42-44 с делителей напряжения, образованных стабилитронами 45-47 и резисторами 48-50, поступают напряжения, за1фывающ11е эти транзисторы, что соответствует открытому состоянию траизь-сторов 38 и 30, при котором к затвору МОП-транзистора 2О приложено открывающее напряжение U (отрицательной полярности). Как только любое из напряжений Е, Е, Е выйдет из допустимой зоны, определяемой напряжением стабилизации стабилитронов 45-47 (момент времени фиг. 2), на выходе од- ного из делителей напряжения появится напряжение, достаточное для оттфывания соответствующего входного транзистора, и последний открывается, шунтируя базу .транзистора 38. При этом коллекторный ток транзистора 38 уменьшается, транзистор 30 выходит из насыщения и за счет действия положительной обрапгой связи через резистор 40 сигнализатор 29 напряжений питания релейно переходит в другое состояние, при котором транзисторы 38 и ЗО закрыты, а на затвор МОПтранзистора 20 поступает закрывающее напряжение , (положительной полярности). Пиковый детектор 28 поддерживает в течение перерыва питания tng pнeoб«;oдимые значения положительных напряжений на пошюжкеОпд и на затвореО - ОПтранзистора 20, обеспечивая т§м самым его закрытое состояние и малые Токи утечки. В результате этого запоминающий конденсатор 13 оказывается отключенным от усилителя 12 и напряжение на нем (Uj.) за времяtpg-jизменяется от1носительно первоначального уровняU о на незначительную велич1шу&и {ли, 1 U,, где - напряжение на конденсаторе 13 в момент времени t.j. Поскольку сигнализатор 29 напряжений питания обеспечивает отключение запоминающего конденсатора 13 при условии вь хода из допустимой зоны хотя бы одного напряжения питания, нарушен1Ш нормальных состояний функциональных узлов интегратора, возникающие после этого, не приводят к изменению заряда на запоминающем конденсаторе. В течение времени ;, происходит разряд емязадающего конденсатора 33 через резистор 36 и относительно малое входное сощЗотивление релейного элемента 34 (диод 35 при атом смешен напряжением на конденсаторе 33 в непрО эдчщее состояние). Постоянная времени разряда ,( (гДб Cjj- емкость конденсатораг 33, а RJ сопротивление резистора 36) выбирается так, чтобы за промежуток времени напряжение на конденсаторе (U.) не стало меньше порога оттсускания гистезисного релейного элемента 34 (Ugp). Это обеспечивает установку релейного элемента 34 при восстановлении U,fli э такое состояние, при котором выходной сигаал имеет нулевое значение. Следовательно, в предлагаемом интеграторе кратковременные перерывы питания не приводят к запуску .реле времени 31 и вход блока слеженияхранения 11 подключается к выходу цифро-аналогового преобразователя 8 до открывания МОП-транзистора 20, в результате чего уменьшается (практически до нуля) погрешность интегратора, обусловленная влиянием переходаьк процессов в цепях записи начальных условий при кратковременных перерывах питания. С помощью резистора 36 устанавливается определенное значение постоянной вр мени разряда конденсатора 33, что позволяет сообщить интегратору свойство отличать кратковременные перерывы питания (с длительностьюt- gp) от продолжительных, после которых должен обеспечи™ ваться режим записи начальных условий. Появление напряжения в питающей сети после кратковременного его исчезновения вызывает увеличение выхошых напряжений Е, Е, Е источников напряже ния 27, 26, 51 от нулевых значений до номинальных. При этом состояние сигнализатора 29 напряжений питания, соответ ствующее закрытому МСП-транзистору 20 сохраняется за счет открытых входных транзисторов 42-44 до тех пор, пока хотя бы одно из этих напряжений находится вне допустимой зоны. Как только последнее из напряжений Е, Е, Е примет допустимое значение, при котором на все функциональные узлы интегратора поступают напряжения питания, близкие к номинальным (момент времени t. на фиг.2), соответствующий входной транзистор за- крывается, транзисторы 38 и ЗО под действием положительной обратной связи через резистор 4О релейно переходят в от Крытое состояние и на затвор МОП-аракзистора 20 поступает открывающее напряжение , (отрицательной полярности). После открывания МОП-транзистора 2О на выходе блока слежения-лранения 11 устанавливается наярйаженнеУ, , опреде- ляемое потенциалом на конденсаторе и близкое по значению напряжениюU Q, которое было до перерыва в подаче питания, ЕслиО у : и, то срабатывает блок сравнения 17 и в интеграторе происходит восстановление информации так же, как при сбоях счетчика. После подключения запоминающего конденсатора 13 к выходу усилителя 12 возможно некотррое изменение потенциала на конденсаторе 13 (uU, ), приводящее к увеличению погрешности интегратора .Причины этой погреишости заключаются вследующем. В момент времени t {см. фиг. 2), когда включается МОП-транзистор, операционный усилитель 12 может находиться в состоянии насыщения и для перевода его в линейный режим требуется определенное время (), в течение которого запоминающий конденсатор 13 перезаряркается на величину ли„ под действием .максимального выходного напряжения (Up усилителя 12. Кроме того, после выхода из насьпцения операционный усилитель 12, работая в линейном режиме, приходит в установившееся состояние (,) за время , определяемое его частотаымй свойствами. В течение этого времени также происходит перезаряд конденсат ра 13 (на величинуДи. ). Обыч ° ovr ow следовательно, наиболее существенная первая составляющая погрешности ( ). С целью уменьшения этих погрешностей интегратора операционный усилитель 12 в блоке слежения-хранения 11 охвачен нелинейной отрицательной обратной связью за счет подключения к нему нелинейного элемента 25, выполняющего функции двухсторснней схемы ограничения, а между выходом усилителя 12 и МОПтранзистором 20 включен резистор 21. Нелинейный элемент 25 ограничивает выходное напряжение усилителя 12 на уровнеOQ JJ, который определяется напряжением пробоя соответствующего стабилитрона (52 или 53) и падением напряжения на открытом диоде (54 или 55). При вы6ореи д 1 операционныйусилитель 12: к моменту открывания МОП-транзистора 20 оказываетсй в линейном режиме, что позволяет уменьшить время t и соответ ственно первую составляющую указанной погрешности (uU ) практически до нуля. Путем введения резистора 21 увеличивается постошная времени, перезарядки конденсатора 13 в интервале времени ду при работе усилителя 12 в линейном реж ме, что позволяет уменьшить вторую составляющую погрешности (дО Так ка сопротивление резистора 21 выб1фается намного меньше сопротивления резистора 16 обратной связи и входного сопрот ления блока сравнения 17, то шшамичес- кий диапазон выходного напряжения блок слежения-хранения, а следовательно, и его статическая точность при этом практически не изменяются. Включение перехода сток-исток МОПтранзистора между запоминающим конден тором и резистором 21, соединенным с вьцсодом усилителя 12, позволяет ограни чить абсолютное значение напряжений на данных электродах МОП-транзистора во всех режимах его работы уровнем(JoYOjOn ределяемым нелинейным элементом 25, Э-тим достигается снижение вепичин напряжений, необходимых для управления МОП-транзистором, и соответственно упрощение цепей его управления (путем использования источников питания операционного усилителя), а также снижение погрешности интегратора за счет уменьшения влияния на запоминающий конденсатор токов утечки через закрытый МОПтранзистор. Таким образом,благодаря введению в аналого-цифровой интегратор соответствую щим образом построенных и включенных сигнализатора напряжений питания и реле времени, а также ключевого МОП-транзистора, пикового детектора, схемы двухстороннего ограничения и других элементов и связей достигается существенное уменьшение погрешности восстановления информации в интеграторе после кратковременных перерывов питания. Формула изобретения 1. Аналого-цифровой интегратор, содержащий два источника напряжения противоположной полярности и последователь но включенные первый перекяючатель.первый информационный вход которого является информационным входом интегратора, преобразователь напряжения в частоту, .реверсивный счетчик импульсов, цифро-аналоговый преобразователь, выход которого является выходом интегратора, второй переключатель, другой ш{формац№онный вход которого является входом начальньк условий интегратора, блок слежения-хранения, блок сравнения, подключен90514ный другим аходом к выход, ui(tipo-ana- логового преобразователя, и блок выделения модуля, вход которого соединен со вторым шгформационным входом первого переключателя, а аыход подключен к управляющему входу первого переключателя, ко входу перестройки.частоты преобразователя напряжения в частчзту и к первому входу элемента И-НЕ, подсоединенного выходом к управляющему входу блока слежения хранения, отличающийся тем, что, с целью повышения точности работы интегратора при кратковременных перерывах питания, он содержит пиковый детектор, сигнализатор напряжений пита- . ния и реле времени, выход которого подключен ко второму входу элемента И-НЕ и к управляющему входу вторюго переключателя, вход реле времени соединен с источником напряжения положительной полярности и со входом пикового детектора, выход которого подключен к первому дополнительному входу блока слежения-хранения и ко аходу питания сигнализатора , Iнапряжений питания, подсоединенного вы-ч ходом ко второму дополнительному входу блока слежения-хранен11Я, две группы входовсигнализатора напряжений питания подключены к двум основным и группе дополнительных источников напряжений поломоттельной и отрицательной полярности, 2,Аналого-цифровой интегратор по п, 1, отличающийся тем, что в нем сигнализатор напряжений питания содержит выходной каскад на двух транзисторах различного типа проводимости, выход которого является выходом сигаализатора, две группы входных транзисторов различного Tima проводимости и две группы делителей напряжения, образованные последовательно соединенными стабилитронами и резисторами и подключенные входами к соответствующим входам сигнализатора, выходы делителей напряжения подсоединены к базак соответствующих входных транзисторов различного типа проводимости, эмиттеры которых соединены с шиной нулевого потенциала, а коллекторы объединены и подключены ко входу выходного каскада, 3,Аналого-цифровой интегратор по п, 1, отличающийся тем, что в нем блок с,чежения-хранения содержит операционный усилитель, в цепь между инвертирующим входом и выходом которого включены, двухсторонний ограничи тель И последовательно соединенные запоминающий конденсатор, МОП-транзистор, подсоединенный затвором и подложкой к дополнительным входам блока, и первый ограничивающий резистор, между инвертирующим входом операционного усилителя и входом блока включены последовательно соединенные нормально замкнутый ключ и второй ограничивающий резистор, а между инвертирующим входом операционного усилителя и шиной нулевого потенциала - последовательно соединенные третий ограничивающий резистор и нормаль но разомкнутый ключ, управляющий вход 7 05 которого соединен с управляющим шсодом нормально замкнутого ключа и с управляющим входом блока, узел соединения первого ограничивающего резистора с МОПтранзистором является выходом блока. Источники информации, принятые во внимание при экспертизе 1.Патент США № 3783399, Изобретения за рубежом вьш. 28, 1974, № 1, 2.Авторское свидетельство СССР № 507872, M.KTif G06 Q 7/18, 1975 (прототип).

%/л.

-5jC3-H h 55

Фиг. /

52 5

Фиг. 2