Устройство для демодуляции частотноманипулированных сигналов Советский патент 1979 года по МПК H04L27/14 H03D3/04 

Изобретение относится к технике связи и может использоваться при приеме частотно-манипулиройанных сиг налов . Известно устройство для демодуляции частотно-манипулированных сигналов, содержащее последовательно соединенные входной фильтр, формирователь импульсов и регистр сдвига, выходы которого подключены к входам элементов И, а другой вход соерцинен с выходом генератора тактовых импуль сов 1 . Однако известное устройство недостаточно помехоустойчиво. Цель изобретения - повышение поме хоустойчивости устройства. I Для этого в устройство ДЛЯ демоду ляции., частотно-манипулированных сигналов, содержащее последовательно соединенные входной фильтр, формирователь импульсов и регистр сдвига, выходы которого подключены к входам элементов И, а другой вход соединен с выходом генератора: тактовых импуль сов, введены коммутатор, дифференциальный усилитель, последовательна со диненные блок задания порогового уро ня, компаратор и выходной триггер, последовательно соединенные первый регистр памяти, первгай блок сигналов весовых коэффициентов и первый сумматор, последовательно соединенные второй регистр памяти, второй блок сигналов весовых коэффициентов и второй сумматор, выход которого и выход первого сумматора подключены к входам дифференциального усилителя, выход которого подключен к другому входу компаратора, при этом выход формирователя импульсов подключен к первому входу коммутатора, выходы которого и выходы элементов И подключены к соответствующим входам первого и второго регистров памяти, на сбросовые входы которых, на второй вход коммутатора и на другой вход выходного триггера подан синхронизирующий сигнал. На чертеже представлена структурная электрическая схема предложенного устройства. Устройство ДЛЯ демодуляции частотно-манипулированных сигналов содержит входной, фильтр 1, формирователь 2 импульсов, регистр сдвига 3, элементы И 4 и 5, генератор 6 тактовых импульсов, коммутатор 7, дифференциальный усилитель 8, блок 9 задания порогового уровня, компаратор 10, выходной триггер 11, 3 первый регистр памяти 12, первый бло 13 йиггналов весовых коэффициентов, первый сумматор 14, второй регистр памяти 15, второй блок 16 сигналов весовых коэффициентов и второй сумма тор 17. Устройство работает следующим образомЧастотно-манипулированный сигнал пбстS naef чёрёз входной фйльгр Гна вход формирователя 2, где осуществля ется преобразование входного сигнала в последовательность коротких импуль сов. Моменты появления этих импульсов совпадают с моментами пересечения входным сигналом нулевой оси.. Импульсы с выхода формирователя 2 поступают на вход регистра сдвига 3 Рабочие частоты входного частотно манипулированного сигнала - ( и , причем сОц Wj2,. Если в тракте передачи помеха отсутствует, то длительность между нулями.входного сигнала будет равна Д t rt/co или д t|,, Toчнo такому интервалу времени будет равна длительность между импульсами поступающими на вход регистра сдвига 3. При передаче сигнала с частото со(, или близкой к этой частоте, импульсы, соответствующие моментам появления нулей входного сигнала, буду об,язательно появляться на выходе элемента, И 4. Если передается сигнал с частотой C0|j,, импульсы, соответствующие моментам появления нулей вход ного сигнала, будут появляться на в1ых6дё элёмёнта И 5.Если под дёйствием помехи интервал д t или Д-tp будет искажен незначительно, импуль сы будут также появляться на выходах элементов И 4,5 соответственно. В случа е значительных искажений принимаемого сигнала при передаче сигнала частоты 60j. импульсы появляются на выходе элемента И 5, а при передаче сигнала с частотой 60 р на выходе элемента И 4, Анализ сигналов начинается с момента поступления им пульсного сйгнйла тактовой синхрони зации на вход коммутатора 7. Этим импульсом коммутатор 7 и пер1вый и второй регистры памяти 12,15 устанавливаются в исходное состояние запись нулей во все ячейки (сброс), исходное состояние коммутатора 7 нулевые потенциалы на всех его выходных шинах. Состояние сигналов на выходе коммутатора 7 изменяется по мере поступления импульсов с вы хЬда ф6рл 1Йров атёля 2 после устаноЪки коишутатора 7 в исходное состояние. При поступлении первого после импульса синхронизации им :1улбС його сигнала с выхода формирователя 2 на выходной шине коммутатора 7, подклю ченной к первым ячейкам первого и втброго регистров памяти 12, l5 tiдя витcя потенциал единицы. При :поступ лении второго импульсного сигналас выхода формирователя 2 пот.енциал единицы появится на шине, коммутатора 7, подключенной к вторым ячейкам обоих регистров памяти 12,15 и т.д. Потен-циал единицы может иметь место только на одной из выходных шин коммутатора 7. Этим потенциалом разрешается запись информации, поступающей с выхода элемента И 4 или элемента И 5 в соответствующие ячейки первого и второго регистров памяти 12 или 15, Импульс формирователя 2 записывается в качестве единицы в первый каскад регистра , сдвига 3. Одновременно он поступает на вход коммутатора 7, после чего коммутатор 7 изменяет свое состояние. Поскольку до этого он находился в исходном состоянии, единица появится на той входной шине коммутатора 7, которая подключена к первым ячейкам обоих регистров памяти 12,15. После записи единицы в первый каскад регистра сдвига 3 через некоторое время, равное времени распространения сигнала через элементы И 4,5, на их выходах появится сигнал, который будет записан в качестве единицы в первую ячейку первого регистра памяти 12 или в первую ячейку второго регистра памяти 15. Таким образом, коммутатор 7 разрешает запись в ту ячейку первого или второго регистров памяти 12 или 15, которая имеет порядковый номер, соответствующий порядковому номеру импульса с выхода формирователя 2 с момента окончания сигнала тактовой синхронизации. Таким образом, к моменту появления следующего импульса тактовой синхронизации в обоих регистрах памяти 12 и 15 будет записано некоторое число, представленное в двоичном коде. Причем если на отрезке тактовой синхронизации передавался сигнал с частотой 60 и помехи в канале отсутствовали, то к моменту появления импульса тактовой синхронизации в перврм регистре памяти 12 будут записаны, все единицы; а во втором регистре памяти 15 все нули и наоборот, если на том же отрезке передавался сигнал с частотой WPJ и помехи в канале отсутствовали. Потенциальные сигналы с выходов обоих регибтров памяти 12,15 поступают на вход первого и второго блоков 13,16 сигналов весовых коэффициентов, а с выходов этих блоков на входы первого и второго сумматоров 14 и 17. Сигналы с выхода обоих сумматоров 14 и 17 лоступают на дифференциальный усилитель 8. Разностный сигнал поступает на вход компаратора 10, г-дё осуществляется его сравнение с напряжением, задаваемым блоком 9. Состояние компаратора 10 опрашивается в .т появления тактовог6 ймпульса и запоминается выходным три г гёрЪм 11, выход которого является выходом всего устрой-