Устройство тактовой синхронизации и выделения сигналов широкополосной системы радиосвязи Советский патент 1979 года по МПК H04L7/08 

(54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ И ВЫДЕЛЕНИЯ СИГНАЛОВ ШИРОКОПОЛОСТНОЙ СИСТЕМЫ РАДИОСВЯЗИ интегратора и анализатора, второй выход к вторым входам регистратора сигналов и преобразователя время - к третьему входу которого подключен третий выход управляемого делителя частоты, а к входам блока разности сигналов подключены выходы соответствующих перемножителей, причем каждый канал обработки сигналов содержит два интегратора, выходы которых через блок выбора максимума сигнала под таючены к входу ключа, при этом обнуляющие входы интеграторов каждого канала обработки сигналов объединены между собой, а также объединены между собой информационные входы первых интеграторов всех каналов обработки сигналов и информационные входы вторых интеграторов всех каналов обработки сигналов, причем управляющие входы ключей всех каналов обработки сигналов являются соответственно управляющими входами каналов обработки сигналов, а обнуляющие входы интеграторов обнуляющими входами каналов обработки сигналов, а фильтры выполнены в виде согласованных фильтров. На чертеже представлена структурная электрическая схема описываемого устройства.. Устройство тактовой синхронизации и выделения сигналов щирокополоснрй системы радиосвязи содержит задающий генератор 1, управляемый делитель 2 частоты, блок 3 добавления - вычитания импульсов, перемножители 4 и 5, каналы 6 обработки сигналов, амплитудные детекторы 7 и 8, анализатор 9, согласованные фильтры 10 и 11, блок 12 управления, блок 13 обнаружения и измерения амплитуд сигналов, преобразователь 14 время-код, блок 15 усреднения. OV..C...... . opv,,.. ,.v.M, -.... . j,.,p..«,,.,., ., блок 16 разности сигналов, интегратор 17, г регистратор 18 сигналов, причем каналы 6 обработки сигналов включают в себя интеграторы 19, 20 блок 21 выбора максимума сигнала и ключ 22. Описываемое устройство работает следующим образом. : На вход устройства приходит сигнал. При нимаемый на фоне аддитивного флуктационного щума, причем каждая посылка передается широкополосным сигналом Si(t) или S(t) и передаваемые сигналы ортогональны. Проходя согласованные фильтры 10 и И, сигнал сжимается во времени и происходит разделение сигналов, если т{.-и - т -|г, далее поступают на входы амплитудных детекторов 7 и 8, где происходит выделение огибающей. Сигналы с выходов амплитудных детекторов 7 и 8 nocTynajoj на входы блока 13 обнаружения и измерения амплитуд сигналов, а также на первь1е входы соответствующих перемножителей,/4 и 5. В те моменты времени, когда принимается peцjIJ ниe о наличии сигнала, на первом выходе блока 13, который подключен к входу блока 12 управления, появляется единичный потенциал. При этом на втором входе блока 13 вырабатывается оценка амплитуды соответствующего сигнала. Эта оценка подается на вторьте входь перемножителей 4 и 5. В результате перемножения огибающей процесса на оценку амплитуды сильные сигналы усиливаются больще (подчер1 иваются), а слабые - меньще (подавляют ся). Блок 12 управления, получая информацию о вероятном временном положении очередного сигнала с выхода блока 13 обнаружения и измерения амплитуд сигналов, снимает обнуляющее напряжение с очередной пары незадействованных интеграторов 19 и 20 на время То -Д , и эти интеграторы переходят в режим «работа. Максимальное число пар интеграторов 19 и 20, а также блоков 21 выбора максимума сигнала и ключей 22 равно числу элементов временной дискретизации, на которые квантуется. период То в блоке 13 обнаружения и измерения амплитуд. Минимальное число указанных блоков можно определить из предварительной оценки количества некоррелированных и достаточно мощных сигналов в конкретном канале связи с замираниями и рассеянием во времени. Защитный интервал необходим для надежного обнуления интеграторов 19 и 20 после очередного цикла интегрирования. Перед обнулением пары интеграторов 19 и 20 блок 12 управления вырабатывает короткий импульс, с помощью которого замыкается ключ 22 и на вход анализатор 9 через блок 21 выбора максимума поступает наиболЬщее из двух напря/„ ,о А л жении, которые действуют в данный момент времени на выходах соответствующей пары интеграторов 19 и 20, где осуществляется выбор наибольщего по амплитуде сигнала, появляющегося на выходе ключей 22 в течение тактового интервала. В преобразователе 14 время-код осуществляется преобразование в двоичный код временного рассогласования между нулевым состоянием управляемого делителя 2 частоты с моментом. появления очередного импульса с выхода анализатора 9, который переписывается в блок 15 усреднения, выход которого связан с входом блок:а 3 добавления - вычитания импульсов. Коррекционное устройство, состоящее из задающего генератора 1, управляемого делителя 2 частоты и блока 3 добавления-вычитания, работает известным образом. Импульс обнуления с первого импульсного вахоДа управляемого делителя 2 частоты подается также на обнуляющий вход интегратора 17, а опросный импульс со второго выхода управляемого делителя 2 частоты подается также на опросный вход регистратора 18. Эти два импульса опережают на некоторый защитный интервал момент перехода через нуль управляемого делителя 2 частоты. В установившемся режиме математическое ожидание времени запаздывания перво -го обнаруженного сигнала относительно нулевого состояния управляемого делителя 2 частоты при достаточном усреднении равно нулю. При этом в промежуток интегрирования, задаваемый импульсами обнуления, попадут все сигналы одного знака, относящиеся к одному переданному символу, и напряжение на выходе интегратора 17 в момент опроса в регистраторе 18 будет максимальным. Таким образом, описанное устройство оценивает запаздывание первого сигнала принимаемых посылок, используя при этом энер гию всех обнаруженных сигналов, что повыщает точность синхронизации, а знание времени запаздывания первого сигнала в групповом сигнале позволяет наилучщим образом осуществить прием щирокополосных сигналов со сложением мощности сигналов и таким образом повысить его помехоустойчивость. Формула изобретения 1. Устройство тактовой синхронизации и выделения сигналов щирокополосной системы радиосвязи, содержащее задающий генератор, выход которого подключен к C4etному входу управляемого делителя частоты, к управляющему входу которого подключен выход блока добавления-вычитания импульсов, а также два перемножителя, выходы которых через каналы обработки сигналов подключены к входу анализатора, два амплитудных детектора, два фильтра и блок управления, отличающееся тем, что, с целью повыщения помехоустойчивости, введены блок обнаружения и измерения амплитуд сигналов, преобразователь время-код, блок усреднения, а также последовательно соединенные блок разности сигналов, интегратор и регистратор сигналов, при этом выходы фильтров, рходы которых объединены, через амплитудные детекторы подключены к соответствующим входам двух перемножителей и блрка обнаружения и измерения амплитуд сигналов, выходы которого подключены соответственно к общему входу перемножителей и к входу блока управления, выходы которого подключены к обнуляющим и управляющим входам каналов обработки сигналов, выход анализатора через последовательно соединенные преобразователь время-код и блок усреднения подключен к входам блока добавления-вычитания импульсов, первый выход управляемого делителя частоты подключен к вторым входам интегратора и анализатора, второй выход - к вторым входам регистратора сигналов и преобразователя время-код, к третьему входу которого подключен третий выход управляемого делителя частоты, а к входам блока разности сигналов подключены выходы соответствующих перемножителей. 2. Устройство по п. 1, отличающееся тем, что, каждый канал обработки сигналов содержит два интегратора, выходы которых через блок выбора максимума сигнала подключены к входу ключа, при этом обнуляющие входы интеграторов каждого канала обработки сигналов объединены между собой, а также объединены между собой информационные входы первых интеграторов всех каналов обработки сигналов и информационные вхрдь вторых интеграторов всех каналов обработки сигналов, причем управляющие входы ключей всех каналов обработки сигналов являются соответственно управляющими входами каналов обработки сигналов, а обнуляющие входы интеграторов - обнуляющими входами каналов обработки сигналов. 3. Устройсто по П.1, отличающееся тем, что фильтры .выполнены в виде согласованных фильтров. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР NO 331490, кл. Н 04 В 1/10, 1970.