Устройство для демодуляции частотно-модулированных сигналов Советский патент 1980 года по МПК H03D3/06 

1

Изобретение относится к области радиотехники и может быть использовано, в системах автоматической подстройки частоты, а также демодуляции частотномодулированных (ЧМ) сигналов.

Известно устройство для демодуляции ЧМ сигналов, содержащее параллёЖнб включенные по Bxoziy основной и два дополнительных частотных детектора,йТййлитудно-частотные характеристики (АЧХ которых симметрично сдвинуты по odH частот относительно АЧХ основного частотного детектора, и сумматор jlj .

Однако известное устройство не обеопечивает достаточно широкий диапазон однозначности (линейности) АЧХ.

Цель изобретения - расширение Дйвапазона однозначности АЧХ.

Для достижения указанной цели в устройство для демодуляции ЧМ сигналов, содержащее параллельно включенныеТ1Ъ входу основной и два дополнительных частотных детектора, АЧХ которых симметрично сдвинуты по оси частот ОТносительно АЧХ основного частотного де тектора, и сумматор. Введены коммута-. тор, один из входов которого подключен к вы-f ходу основного частотного детектора, Две схемы сравнения, один из входов которых подключены к выходам дополнительных частотных детекторов через однополярные выпрямители, например, диоды, запоминающий элемент и.. схема разряда, входы которых соединены с выходом основного частотного детектора, при этом выход схемы разряда соединен с управляющим входом запоминающего элемента, выход которого соединен со вторыми входами схем сравнения, сигнальные выходы схем сравненияи выход комМутатора подклкэченьг кдвходаМ сумматора, а управляющие выходы схем сравнештя соединены со входом управления коммутатора.

На фиг. 1 изображена функциональная схема устройства для демодуляции ЧМ сигналов; на фиг. 2 - АЧХ устройства. . Предложенное устройствоШдёТ|эжйт пйраллельно вкл1рченнь1б по входу основной 1 и дополнительные 2 и 3 частотные детекторы, сумматор 4, коммутатор 5, Один из входов коммутатора 5 подключен к выходу Основного частотно/го детектора 1. Одни из входов схем сравнения 6 и 7 подключены к выходам Соответствующих дополнительных частотных детекторов 2 и 3 через однополярHbie выпрямители, например, диоды 8 и Йхойы запоминающего элеме.нта 10 и схемы разряда И соединены с выходом основного частотного детектора 1. При этом выход схемы разряда 11 соединен с уйравпяющим входом запоминающего элемента 10, выход которого соединен со вторыми входами схем сравнения 6 и 7. Сигнальные выходы схем сравнения б и 7 и выход коммутатора 5 подключены ко входам сумматора 4, а управляющие выходы схем сравнения 6 и Объединены со входом управления коммутатора 5, Дсэйолнительныечйстотные детекторы 2 и 3 могут иметь форму АЧХ как одинаковую с АЧХ основного частотного де тектора, так и отличную от нее. При этом АЧХ дополнительных Детекторов 3 сдвинуты соответственно влево ;и вправо по оси частот относительно АЧХ основного частотного детектора Щ Устройство работает следующим образом, В диапазоне частот Г f : f ..02. 01 оз (фиг. 2) АЧХ предложенного устройства определяется АЧХ основного частотного детектора 1, так, как напряжение с выводов дополнительных частотных Детекторов 2 и 3 при соответствующем выборе полярности включения диодов 8 и 9, на сумматор 4 не поступает. При эгЬм бтсутствует эйпираюЩее напряжени на упраштягощих входах коммутатора 5 е схем сравнения 6, 7 и напря1кение с выхода основного частотного детектора поступает на Bxoja сумматора С 5 вёличениёМ частоты вхоййогч сигнала при значений частоты f АЧХ устройства определяется напряжением подсФавки с выхода запоминающего устройства 10 и Напряжением с выхода допол нительного частотного детектора 3. На рйжеиие с ШхоКа чаб- тИог сГйётёйтОра 3 через диод 9 подается на вход сумматора 4 иоднЬвременйо на схему сравнения 7, открывает ее, обеспечивая lib дачи напряжения подставки с вы 14 ода запоминающего элемента 10 на вход сумматора 4. При этом напряжением с выхода схемы сравнения 7 запирается коммутатор 5, разрывая цепь подачи напряжения с выхода основного частотноо детектора 1 на сумматор 4. Напряжение подставки представляет собой запомненнь1й уровень выходного напряжения основного частотного детектора 1 в момент срабатывания схемы сравнения 7 (при положительных расстройках частоты) или 6 (при отрицательных расстройках). Величина напряжения подставки определяете значением частотного сдвига A{ и чувствительностью схем сравнения 6 и 7.. Если же в момент включения устройства оказалось, что частота f и уменьшается, то при { f напряжение с выхода дополнительного частотного детектора 3 будет ниже урОвня чувствительности схемы сравнения 7, что приводит к ее запиранию и одновременно к прекращений подачи напряжения подставки на сумматор 4 и отпиранию коммутатора 5, т. е, к восстановлению цепи подачи напряжения с выхода основного частотного детектора 1 на cyMMatop4. При мгновенных зн ачейиях частоты f Ер напгряжение с выхода основного частотного детектора 1 изменяет полярность, что приводит к срабатыванию схемы разряда 11, которая переводит запоминающий элемент 10 в исходное состояние. Формирование отрицательной ветви АЧХ устройства аналогично. При Q f t о она формируется за счет напряжения с выхода основного частотного детектора 1, а начиная с f определяется напряжением подставки с выхода запоминающего элемента 10 и напряжением абполйительного частотного детектора 2. Предложенное устройство обеспечивает уменьшение дрейфа нуля АЧХ и расйтирение диапазона однозначности. Формула изобретения Устройство для демодуляции частотномодулированных сигналов, содержащее параллельно включенные по входу основной и два дополнительных чаСтотных детектора, а мплитудно-частотные характерйстики которых симметрично сдвинуты по оси частот относительно амплитудночастотной карактеристики основного чafcтотного детектора, и суммйтор, отличающееся тем, что, с целью расширения диапазона однозначности амплитудно-частотной характеристики устройства, в него введены коммутатор, один из входов которого подключен к выходу основного частотного детектб эй, две схемы сравнения, одни из входов которых подключены к выходам дополнительных частотных детекторов через однополя ные выпрямители, например, диоды, запоминающий элемент и схема разряда, входы которых соединены с выходом основного частотного детектора, при

этом выход схемы разряда соединен с управляющим входом запоминаюшего элемпнта, выход которого соединен со вторыми входами схем сравне1гая, сигнальные выходы схем сравнения и выход коммутатора .подключены ко входам сумматора, а управляющие выходы, схем сравнения соединены со входом управления коммутатора.

10

Источники информации, . пришгтые во внимание при экспертизе 1, Дополнение № 75988.к патенту Франции № 1134322, кл. Н 03 Н, опублик, 1961.