(54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ОТНОСИТЕЛЬНОЙ РАЗНОСТИ СКОРОСТЕЙ Изобретение относится к цифровой технике электрических измерений параметров движения и может быть использовано измерения относительной разности скоростей вращения различных машин и механизмов. Известные цифровые измерители ско рости и ее разности содержат два импульсных тахометра и цифровую .схему, включающую генератор эталонной частоты, блок тактовых импульсов, блок калиброванных интервалов времени, блок временного интервала, промежуточную память, блокиуправления и индикации l. Эти уст ройства измеряют абсолютную разност скоростей, а для получения относительной разности требуется выполнен дополнительной операции, что ухудшает динамику измерения скорости и снижает точность измерения. Целью изобретения является повышение точности измерения относитель ной разности скоростей с малыми за тратами времени. Цель достигается тем, что в цифр вую схему введен дискретный преобра зователь эталонной частоты, управля емый от генератора эталонной и от одного из тахогенераторов, а выход преобразователя управляет блоком тактовых интервалов. На чертеже представлена схема устройства. Измеритель относительных значений разности скоростей содержит генератор 1 эталонной частоты преобразователь 2 эталонной частоты, блок 3 тактовых импульсов, 6.rfbK 4 задания калиброванных интервалов., блок 5 временного интервала, блок 6 промежуточной памяти, блок 7 управления переносом информации, выходное отсчетное устройство 8, импульсные тахометры 9 и 10. Преобразователь 2 эталонной частоты состоит из счетчика 11, обр.азуемого счетными декадами 12,13,14 и синтезатора 15 субгармоник эталонной- частоты,образуемого счетными декадами 16,17,18, rpynnaMii схем совпадения 19,20,21 и схемой ИЛИ 22. Соединение элементов показано на схеме. Блок 3 тактовых импульсов содер.жит буферные делители 23 и 24 частоты входы которых связаны соответственно с выходами генератора 1 эталонной частоты и преобразователя 2 частоты, двухвходовые схемы И 25, 26 и 27, двухвходовую схему ИЛИ 28,
входы которой связаны с выходами схемы И 25, 26.
Блок 4 задания калиброванных интервалов состоит из буферного делителя 29 частоты, вход которогосвязан с выходом схемы ИЛИ 28, а выход с входом счетчика 30, управляющего дешифратора 31, и из трех RS-триггеров 32,33 и 34, единичные входы которых связаны с выходами дешифратора 31, а сбросовые входы подключены к шине 35 сброса, связанной с выходом счетчика 30. ВыХод дешифратора 31 образует также цепь сброса 36, связанную с выходным отсчетным устройством 8.
Блок 5 временного интервала содержит две схемы И 37,38, информационные входы которьох связаны соотвественно с выходами импульсных тахометров 9 и 10, а управляющие - с инверсными выходами триггеров 32 и 33. Выход схемы И 37 связан со входом счетчика 11 преобразователя 2 эталонной частоты.
Блок 6 промежуточной памяти состоит из двухвходовых схем ИЛИ 39, 40 и счетчиков41,42. Тактовые входы схем ИЛИ 39,40 объединены и связа 71Ы с выходом схемы и 26, а информационные входы связаны.соответственно с выходами схем И 37,38. :Выходы схем ИЛИ со входами счетчиков 41 42, сбросовые цепи которых подключены к шине 3S,
Блок 7 управления переносом информаи;ии содержит триггеры 43 и 44, трехвходовые схемы И 45,46, двух--входовую схему ИЛИ 47.
Выходное отсчетное устройство 8 состоит из счетчика. .48, триггера 4 знака и блока 5D индикации. Счетный вход с етчика 48 включен на .вькод схемы 47 совпадения, вход установки нуля включен на шину 36 сброса,выход счетчика 48 связаны с цифровыми входми блока 50 индикации.
Работа цифрового измерителя относительных значений разности скоросте основана на измерении абсолн тных значений скоростей с последующим вычислением разности в относительных .единицах.
Полный цикл измерения состоит из двух этапов: этапа измерения абсолютных значений скоростей с записью результата в счетчиках промежуточной памяти и этапа переноса информации в выходное отсчетное устройство, на котором производится вычисление относительных значений разности скоростей, измеренных на первом этапе.
Периодизация работы схемы и этапы работы в пределах одного цикла определяются временными соотношениями, вырабатываемыми в блоке 4 задания калиброванных интервалов.
Длительность указанных интёрвало.в определяется как сумма периодов
следования импульсов тактовой частоты, поступающих на вход счетчика 30, а число членов суммы зависит от числа, набираемого в дешифраторе З для каждого задаваемого интервала. Пр.« этом длительности, существования управляющих сигналов на выходах триггеров 32 и 33 определяют интервалы пропуска импульсов от датчиков 9 и 10 через схемы И блока 5 временного интервала.
Длительность существования управляющего сигнала на прямом выход триггера 34 определяет интервал второго этапа - этапа переноса информации.
Начало второго этапа фиксируется импульсом сброса, вырабатываемым дешифратором 31 на шине 36.
Окончание второго и начало первого этапа последующего цикла измерени фиксируется импульсом сброса, который вырабатывается как импульс переполнения счетчика 30 на шине 35.
Выходы триггера 34 управляют входами схем И 25,26 и 27 блока 3 тактовых импульсов, так что в качестве тактовой частоты на счетчик 30 на первом этапе поступает эталонная частота генератора 1, а на втором выходная частота преобразователя2 частоты. На первом этапе измерения в счетчик 11 блока 2 преобразования частоты поступает число импульсов, пропорциональное скорости, измеряемой датчиком 9, так что выходная частота синтезатора 15 оказывается пропорциональной указанной скорости.
Таким образом, на входы счетчиков 30,41 и 42 на втором этапе измерения поступает тактовая частота, пропорциональная скорости датчика 9, а длительность самого второго этапа оказывается обратно пропорциональной указанной скорости.
На первом этапе измерения импульсы тахометров 9 и 10 поступают через схемы И 37,38 и схемы ИЛИ 39,40 н входы счетчиков 41 и 42, емкость которых соответствует верхнему пределу диапазона измерения скоростей.
На втором этапе измерения на вход указанных счетчиков поступают импульсы тактовой частоты переноса с выхода схемы И 26, пропорциональной скорости,, измеряемой тахометром 9, а на тактовые входы схем И 45, 46 - эталонная частота с выхода схемы И 27, которая численно равна выходной частоте синтезатора 15 для режима скорости, соответствующей верхнему пределу измерения.
Триггеры 43. и 44 устанавливаются в единичное состояние импульсами переполнения каждого из счетчиков 41 и 42 при заполнении их тактовой частотой. Выходы триггеров 43 и 44 .так -связаны с управляющими входами схем И 45,46, что в течение второго
