Устройство для записи цифровой информации Советский патент 1980 года по МПК G11B5/09 

(54) УСТРОЙСТВО ДЛЯ ЗАПИСИ ЦИФРОВОЙ ИНФОРМАЦИИ

1

Изобретение относится к приборостроению, а именно к устройствам для записи цифровой информации на движущийся магнитный носитель.

Известно многоканальное устройство записи-воспроизведения цифровой информации, записанной методом узкополосной фазовой манипуляции (УФМ) (1. Его преобразующая перед записью часть состоит из последовательно соединенных сумматора по модулю 2, 3-К триггера, усилителя записи и головки записи. В результате суммирования входного сигнала и синхроимпульсов (СИ) получается кодовая последовательность, которая, поступая на вход 1-К триг гера, на его выходе преобразуется в трехчастотный код Миллера.

Недостатками этого устройства являются низкая эксплуатационная надежность и невысокая достоверность.

Наиболее близким по технической сущности к предлагаемому является устройство для магнитной записи и воспроизведения, содержащее информационные каналы с фазовым манипулятором в каждом из них 2J.

Недостатком этого устройства является неустойчивость к временным смещениям между каналами при повыщении. плотности записи.

Цель изобретения - повыщение достоверности информации и увеличение устойчивости к временным смещениям между каналами.

Цель достигается тем, что в устройство введены дополнительный информационный канал, опорный канал, блок проверки на четность, блок преобразования синхроимпульсов, счетчики адресов занесения и счи10 тывания, блок формирования маркерного слова, в каждый информационный канал введены блок памяти, логический элемент И и сумматор, опорный канал выполнен в виде делителя частоты и логического элемента И, при этом первый вход логического элемен5 та И опорного канала подсоединен к входам делителя частоты, блока преобразования синхроимпульсов и счетчика адресов занесения, выход которого подключен к первым входам блоков памяти каждого информационного канала, а вторые входы блоков памяти через счетчик адресов считывания соединены с выходом блока преобразования синхроимпульсов, с входом блока формирования маркерного слова и с первыми входами фазовых манипуляторов каждого информационного канала, а сбросовые входы блока преобразования синхроимпульсов и блока формирования маркерного слова соединены с выходом делителя частоты опорного канала, при этом первый выход блока формирования маркерного слова соединен с входами сумматоров каждого информационного канала, а второй выход - с первыми входами логических элементов И информационных каналов и вторым входом логического элемента И опорного канала, третьи входы блоков памяти информационных каналов подключены к соответствующим входам блока проверки на четность, выход которого соединен с третьим входом блока памяти дополнительного информационного канала, а выходы блоков памяти через сумматор каждого информационного канала подключены ко вторым входам фазовых манипуляторов, выходы которых соединены со вторыми входами логических элементов И информационных каналов.

На фиг. I изображена функциональная схема предлагаемого устройства; на фиг. 2временные диаграммы его работы.

Устройство содержит информационные каналы , дополнительный информационный канал 2, опорный канал 3, блок 4 проверки на четность, блок 5 преобразования синхроимпульсов, счетчики адресов занесения, и считывания 7 и блок 8 формирования .маркерного слова.

Каждый информационный канал 1 состоит из последовательно включенных блока памяти 9, сумматора 10, фазового манипулятора il, логического элемента И 12. Причем вход его соединен с входными шинами 13, а также с соответствующими входами блока 4 проверки на четность, выход которого подключен к входу дополнительного информационного канала 2, аналогичного информационному каналу 1.

Входная шина {4 импульсов синхронизации соединена с входами делителя частоты 15 и логическим элементом И 16 опорного канала 3, входами счетчика 6 адресов занесения и через блок 5 преобразования синхроимпульсов - входом счетчика 7 адресов считывания, со вторыми входами фазовых манипуляторов 1 информационных каналов I и 2, а также с первым входом блока 8 формирования маркерного слова. Выходы счетчиков адресов занесения 6 и считывания 7 подключены соответственно к вторым и третьим входам блоков памяти 9. Второй вход блока 5 соединен со вторым входом блока 8 формирования маркерного слова, а также с выходом делитель частоты 15. Вторые входы сумматоров 10 и логических элементов И 12 и 16 подключены к соответствующим выходам блока 8.

Входные импульсы синхронизации (см. фиг. 2,6) поступают на счетчик адресов занесения, который формирует коды адресов

для занесения информации {см. фкг. 2, а) в блоки памяти. Эти же импульсы синхронизации поступают в блок преобразования синхронизации, где происходит у.чножение входной частоты в - раз (где п - иелое число) и «вырезка определенного количества импульсов (см. фиг. 2, в}. Например, при п 5 коэффициент у.множения частоты блока преобразования синхронизации равен |-|. Поэтому на каждые 50 входных СИ получается 150 импульсов синхронизации умноженной частоты плюс 10 импульсов уги.чоженной частоты, которые «вырезаются. Полученные импульсы (см. фиг. 2, в} через счетчик адресов считывания, где формируются KOxib адресов считывания, поступают в блоки памяти информационных каналов ДЛИ считывания информации из памяти. Таким образом, в блоках памяти происходит сжатие информации во времени. Образовавшийся времен1 ой промежуток заполняется десятиразрядным .маркерным словом (см.

фиг. 2, г), сформированным блоком формирования маркерного слова из импульсов синхронизации умноженной частоты, на схеме сумматора. На выходе схемы сумматора получается последовательность, изображенная на фиг. .2, д. Например, десятиразряд кое маркерное слово .может иметь структуру 1010000101. Тогда фазовый манипулятор преобразует ее во временные интерзалы 2Т-, 5Т-1Т-}Т-1, 5Т-2Т, которые могут встречаться в принципе и в измерительной информации. Поэтому, чтобы превратить эту комбинацию в запрещенную с интервалами 2Т-1, 5Т-2Т-1, 5Т-2Т, блок формирования маркерного слова вырабатывает импульс запрета, который «выбивает на логическом элементе И импульс между двумя интервалами Т

к делает из них 2Т. Этот же импульс запрета поступает на логический элемент И опорного канала и «выбивает один из импульсов синхронизации. Это делается для «окраски последовательности импульсов синхjj ронизации с целью восстановления его при воспроизведении для обнуления счетчиков адресов считывания.

Делитель частоты служит для фазировки блоков преобразования синхронизации и пре образования маркерного слова. В данном

S случае коэффициент деления равен 150, поэтому фазировка происходнт через 150 импульсов синхронизации.

Формула изобретения

Устройство для записи цифровой информации, содержащее информационные каналы с фазовым манипулятором в каждом из них, отличающееся тем, что, с целью повышения достоверности информации и увеличения устойчивости к временным смещениям между каналами, в устройство введены дополнительный информационный канал, опорный канал, блок проверки на четность, блок преобразования синхроимпульсов, счетчнкк адресов занесения и считывания, блок формирования маркерного слова, в каждый информационный канал введены блок памяти, логический элемент И и сумматор, опорный канал выполнен в виде делителя частоты и логического элемента И, при этом первый вход логического элемента И опорного канала подсоединен к входам делите.т-я частоты, блока преобразования синхроимпульсов и счетчика адресов занесения, выход которого подключен к пepвы 5 входам блоков памяти каждого информационного канала, а вторые входы блоков памяти через счетчик адресов считывания соединены с BbJXOAONs блока преобразования синхроимпульсов, с входом блока формирования маркерного и с первыми входами фазовых манипуляторов каждого информационного канала, «а сбросовые входы блока преобразования синхроимпульсов и блока формирования маркерного слова соединены с выходом делителя частоты опорного канала, при этом первый

выход блока формирования маркерного слова соединен с входами сумматоров каждого информационного канала, а второй выход - с первыми входами логических элементов И информационных каналов н вторым входом логического элемента И опорного канала, третьи входы блоков памяти информационных каналов подключены к соответствующим входам блока проверки на четность, выход которого соединен с третьим входом блока памяти дополнительного информационного канала, а выходы блоков памяти через сумматор каждого информационного канала подключены ко вторым входам фазовых манипуляторов, выходы которых соединены со вторыми входами логических элементов И информационных каналов.

Источники информации, принятые во внимание при экспертизе . Патент США № 3699556. кл. 340-174.1, опублик. 1972.

2. Авторское свидетельство СССР Яа 4553б4,у. кд; G И В 5/02, 1973 (прототип).

р-- W П