Многоканальный цифровой фазовый демодулятор Советский патент 1980 года по МПК H04L27/22 

(54) МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙ ФАЗОВЫЙ ДЕМОДУЛЯТОР

i

Изобретение относится к электросвязи и может использоваться в многоканальных системах передачи данных с фазо- или частотно-модулированными несущими при синхронных между собой каналах.

Известен многоканальный цифровой фазовый демодулятор, содержащий в каждом канале последовательно соединенные полосовой фильтр, усилитеяь-органичитель и формирователь импульсов, к второму входу которого подключен первый выход блока задающих генераторов, и последовательно соединенные генератор тактовых импульсов и блок управления, второй вход и выход которого соединены соответственно с первым выходом блока задающих генераторов и первым входом формирователя выходного сигнала 1.

Однако известный демодулятор имеет недостаточную помехоустойчивость.

Цель изобретения - повыщение помехоустойчивости.

Для этого в многоканальный цифровой фазовый демодулятор, ссодержащий в каждом канале последовательно соединенные полосовой фильтр, усилитель-ограничитель и формирователь импульсов, к второму входу которого подключен первый выход блока задающих генераторов, и последовательно соединенйъге генератор тактовых импульсов и блок управления, второй вход и выход которого соединены соответственно с первым выходом блока задающих генераторов и первым входом формирователя выходного сигнала, введены основной и промежуточный блоки памяти, арифметический блок и измерительный счетчик, выход которого подключен к первому входу промежуточного блока памяти, второй вход которого соединен с первым входом основного блока памяти и первым дополнительным выходом блока управления, второй дополнительный выход которого подключен к первому входу арифметического блока, выходы крторого соединены соответственно с вторым входом формирователя выходного сигнала и вторым входом основного блока памяти, выход которого подключен к второму входу арифмртического блока, третий вход которого сое динен с выходом промежуточного блока памяти, соответствующие входы которого соединены с выходами формирователей импульсов каждого канала, при этом второй выход блока задающих генераторов подключен к

входу, измерительного счетчика, а блок задающих генераторов содержит два генератора, регенератор и делитель частоты, вход которого соединен с выходом первого генератора и первым входом регенератора, к второму входу которого подключен выход второго генератора, причем выход делителя и выход регенератора являются выходами блока задающих генераторов..

На чертеже представлена структурная электрическая схема предлагаемого демодулятора.

Демодулятор содержит в каждом канале полосовой фильтр 1, усилитель-ограничитель 2 и формирователь 3 импульсов, а также содержит блок 4 задающих генераторов, измерительный счетчик 5, основной блок 6 памяти, промежуточный блок 7 памяти, арифметический блок 8, генератор 9 тактовых импульсов, формирователь 10 выходного сигнала и, блок И управления. Блок 4 содержит генераторы 12 и 13, делитель 14 частоты и регенератор 15.

Демодулятор работает следующим образом.

Сигнал каждого канала, имёющий частоты fo, подводится к входу канала и проходит через полосовой фильтр 1, который ослабляет действие помех и соседних каналов. Усилитель-ограничитель 2 устраняет изменения амплитуды сигнала и придает ему вид прямоугольного колебания. Формирователь 3 с помощью импульсов, получаемых от блока 4 задающих генераторов, создает на выходе импульсы, соответствующие одному из фронтов прямоугольного колебания и совпадающие по щирине и положению с импульсами от блока 4. Такие импульсы подаютсяна адресный вход промежуточного блока 7 памяти.

Измерительный/счетчик 5 построен как двоичный счетчик, на вход которогопоступают от задающего генератора импульсы частоты . На -ti-разрядном вь1ходе измерительного счетчика 5 вбзникают кодовые числа, соответствующие текущим значениям фазь колебания с частотой fo- Кодовые числа подведены к входу записи промежуточного блока 7 памяти. При поступлении импульсов на ад ресный вход происходит запись кодового числа в соответствующую строку блока памяти. Блок 7 памяти допускает одновременную запись кодового числа во все те строки, на адресных входах которых возникли импульсы. Кодовое число, записанное в строке, обновляется каждый раз с приходом импульса на адресный вход строки.

Считывание информации из промежуточного блока 7 памяти про.изводится один раз в течение посылки по командам от блока. 1 1 управления, поступающим на другой адресный вход. Обращение к строкам при этом производится поочередно с помощью, вхо.1ЯЩИХ в блок 7 дещифратора и коммутатора строк. Скорость работы арифметического

блока 8 обычно недостаточна для обработки всех каналов за короткое время, соответствующее средней части посылки. Поэтому перед началом вычислений информация из блока 7 памяти переносится при участии

арифметического блока 8 в основной блок 6 памяти, откуда извлекается по мере проведения вычислений.

Обмен информацией между арифметическим блоком 8 и основным блоком & памяти производится по командам, поступающим с

выхода блока 11 управления. Эти команды определяют вид операций над кодовыми числами и порядок их выполнения. Блок 11 управления имеет в своем составе память, в которой хранится программа реализации алгоритмов обработки сигналов всех каналов, предусматри вающая операции получения опорного колебания, принятия рещения о передававщемся сигнале и декодирования относительности. Очередность обработки сигналов каналов также задается блоком управления. В процессе реализации алгоритмов информация о фазе принимаемого колебания в виде кодового числа поступает из блока 6 памяти в арифметический блок 8, а вычисляемая информация о фазе опорного колебания и об отклонении фазы принятого колебания от фазы опорного колебания направляется в блок 6 памяти с тем, чтобы быть использованной в следующей посылке. Для каждой из величин в основном блоке цамяти имеется зона, число строк

0 в которой соответствует числу каналов.

Рещение о передававщемся символе (или символах при многократной манипуляции) принимается в арифметическом блоке 8. Символ с выхода арифметического блока 8 переносится в формирователь 10 по команде,

5 подаваемой на его стробирующий вход от блока 11. Чтобы сформировать синхронную последовательность символов на выходе формирователя 10 в блоке И, наряду с последовательностью тактовь1х импульсов, используется последовательность импульсов

с частотой в m-N раз больще (N - число каналов; m - крагность манипуляции). Обе последовательности вырабатываются генератором 9 тактовых импульсов. Программа реализации алгоритмов привязана к этим

5 импульсам. При многократной манипуляции часть символов должна поступить на формирователь 10 с задержкой. Для этого они направляются из арифметического блока 8 в Основной блок 6 памяти, откуда возвращаются в арифметический блок 8 перед тем,

® как подать команду на формирователь 10. Построение алгоритмов и приоритет в выполнении операций подчинены двум целям; во-первых, необходимости получения синхронных сигналов на выходе формирователя

J 10, и, во-вторых, необходимости считывания .. информации ;изпромежуточного блока 7 па.мяти в средней части посылки.

Генератор 13 имеет частоту импульсов . В простейщем случае эти импульсы используются также для подачи на стробирующие входы формирователя 3 и на вход блока 11. Если по каким-либо соображениям задающая частота не может быть использована как задающая частота блока 11 управления, то используется второй генератор 12, который имеет частоту, не менее чем в два раза выще частоты генератора 13. Делитель 14 частоты снижает частоту вдвое, после чего она Используется в формирователях импульсов сигнала и в блоке управления. Частоты 2 fo от генератора 13 подается на регенератор 15, к стробирующему входу которого подведены импульсы от генератора 12. В результате импульсы частоты 2(0 на выходе регенератора 15 имеют фронты, совпадающие с фронтами импульсов на выходе делителя 14. Регенерированные импульсы подаются на вход измерительного счетчика 5. Тем самым обеспечивается безощибочная совместная работа,блоков устройства, в частности становится возможным производить одновременно запись и считывание в промежуточном блоке 7 памяти. Если в каналах используются неодинаковые частоты ffl, то блоки 13, 15 и 5 выполняются по числу используемых частот, а выход измерительного счетчика 5 подводится к соответствующим строкам промежуточного блока 7 памяти. Формула изобретения 1. Многоканальный цифровой фазовый демодулятор, содержащий в каждом канале последовательно соединенные полосовой фильтр, усилитель-ограничитель и формирователь импульсов, к второму входу которого подключен первый выход блока задающих генераторов, и последовательно соединенные генератор тактовых импульсов и блок управления, второй вход и выход которого соединены соответственно с первым выходом блока задающих генераторов и первым входом формирователя выходного сигнала, отличающийся тем, 4TD, с целью повыщения помехоустойчивости, введены основной и промежуточный блоки памяти, арифметический блок и измерительный счетчик, выход которого подключен к первому входу промежуточного блока памяти, второй вход которого соединен с первым входом основного блока памяти и первым дополнительным выходом блока управления, второй дополнительный выход которого подключен к первому входу арифметического блока, выходы которого соединены соответственного с вторым входом формирователя выходного сигнала и вторым входом основного блока памяти, выход которого подключен к второму входу арифметического блока, третий вход которого соединен с выходом промежуточного блока памяти, соответствующие входы которого соединены с выходами формирователей импульсов каждого канала, при этом второй выход блока задаюпхих генераторов подключен к входу измерительного счетчика. 2. Демодулятор по п. 1, отличающийся тем, что, блок задающих генераторов содержит два генератора, регенератор и делитель частоты, вход которого соединен с выходом первого генератора и первым входом регенератора, к второму входу которого подключен выход второго генератора, причем выход делителя частоты и выход регенератора являются выходами блока задающих генераторов. Источники информации, принятые во внимание при экспертизе 1. Бухвинер В. Е. Дискретные схемы в фазовых системах радиосвязи. М., «Связь, 1969, с. 80-88, 126-131 (прототип). .