Аналоговое запоминающее устройство Советский патент 1980 года по МПК G11C27/00 

1

Изобретение относится к аналоговой технике и может быть использовано в системах управления движущихся объектов и устройствах для неограниченного во времени хранения 5 мгновенного значения напряжения непрерывного аналогового сигнала.

Известно устройство для запоминания мгновенного значения непрерывного сигнала flj , запоминающий Ю элемент которого выполнен в виде генератора периодических колебаний на транзисторе, охваченного ho переменному току цепью отрицательной обратной связи через последователь-- tS но соединенные резистор и диод, выход генератора через трансформатор соединен с входом усилителя, а вход по переменному току зашунтирован полупроводниковым диодом, через двух-20 позиционный переключатель связан с источником отрицательного входного напряжения, а через цепь положительной обратной связи, состоящей из цепочки последовательно соединен- 25 ных резистора, диода и интегрирующего RC-звена - с выходом усилителя..

Основным недостатком этого устройства является то, что оно не может хранить мгновенное значение напря- 30

жения непрерывного аналогового сигнала неограниченное время из-за отсутствия в устройстве базового элемента памяти мгновенного значения напряжения, параметры которого после переключения схемы в режим хранения, не зависели бы от процессов, происходящих в схеме, и были неизменными во времени.

Наиболее близким по технической сущности к данному изобретению является устройство для долговременного запоминания мгновенных значений аналоговых сигналов 2, относящееся к классу долговременных дискретных конденсаторных запоминаквдих устройств многократного действия с узлом переработки аналоговой информации в код и узлом обратного преобразования кода в анашоговую величину. Элементарная ячейка памяти представляет собой сочетание следящей схемы и время-импульсного фазового многоустойчивого элемента (МУЭ) с многогорбой амплитудной характеристикой .

Число равновесных состояний МУЭ определяется соотношением опорной и тактовой частот, которое выбирается разработчиком, исходя из требуемой точности устройства.

В состав МУЭ входит буферный каскад, компаратор, RS-триггер и усилитель тока. На один вход компаратора поступает напряжение треугольной, формы с выхода внешнего генератора треугольного напряжения, а на другой, вход - напряжение с запоминающего конденсатора через буферный каскад, выполненный на двух тразисторах. Выход компаратора соединяется с одним из входов RS-триггера, на другой вход которого поступают прямоугольные импульсы с выхода внешнего генератора прямоугольных импульсов, Импульсы с выхода RS-триггера через усилитель тока на одном транзисторе, поступают на подзаряд конденсатора.

Длительность этих импульсов обратно пропорциональна уровню напряжения на конденсаторе. При изменении входного напряжения от нуля до минимальной величины,.изменения длительности импульсов на выходе RS-триггера имеют место п рад, где п - соотношение частот генератора прямоугольных импульсов и треугольного напряжения.

Следящая схема устройства памяти состоит из компаратора, инвертора натранзисторе и двух зарядноразрядных усилителей на двух транзисторах и разделительных полупроводниковых диодах.

На один вход компаратора- поступает входной сигнал, на другой его вход - сигнал с запоминающего конденсатора через буферный каскад. По команде внешнего источника управляющий сигнал блокирует выход компаратора и напряжение на конденсаторе сохраняется за счет работы МУЭ,

Недостатком такого устройства является то, что точность его работы в режиме хранения аналогового синала ограничена заранее выбранным конечныч числом дискретных равновесных состояний в многогорбой амплитудной характеристике МУЭ,

Целью изобретения является повышение точности работы устройства.

Поставленная цель достигается те что в аналоговое запоминающее устройство, содержащее усилитель, вход которого соединен с накопительным элементом, например с одной из обкладок конденсатора, другая обкладка конденсатора соединена с шиной нулевого потенциала, компаратор, один из входов которого соединен с выходом устройства, другой вход компаратора подключен к первой шине управления, выход компаратора соединен с R-входом первого RS-триггера, первый и второй нелинейные элементы, например диоды, вторую и тпетью шины управления, введены

Kor-iMyTaTop, второй RS-триггер, третий нелинейный элемент, например Диод, элемент задержки, два ключа, элемент И и двоичный счетчик, один из входов которого соединен с выходом первого ключа, другой вход двоичного счетчика соединен с выходом элемента задержки, выходы двоичного счетчика подсоединены ко входам элемента И, выход которого подключен к S-входу первого RS-триггера, выходы которого соединены соответственно со входом элемента задержки, и одним из входов первого ключа, другой вход первого ключа подсоединен ко второй шине управления, выход компаратора соединен с анодом первого диода, вход элемента задержки подключен к аноду второго диода, катоды первого и второго диодов соединены с R-входом второго RS-триггера и катодом третьего диода, S-вход второго RS-триггера соединен с одним из входов первого ключа, анод третьего диода соединен стретьей шиной управления и одним из входов коммутатора, другой вход которого соединен со входом устройства, выход коммутатора подсоединен к одной из обкладок конденсатора и одним из входов второго ключа,, другой вход которого соединен с выходом второго RS-триггера, выход второго ключа соединен с первой шиной управления.

На фиг. 1 представлена функциональная схема предложенного устройства; на фиг, 2 - временная диаграмма работы устройства.

Оно содержит коммутатор 1, усилитель 2, накопительный элемент, например конденсатор 3, ключи 4 и 5, компаратор 6, RS-триггеры 7 и 8, элемент И 9, двоичный счетчик 10, элемент задержки 11, нелинейные элементы, например диоды 12-14, шины управления 15-17, шину нулевого потенцисша 18.

Устройство работает в двух режимах: в режиме слежения - выходной сигнал устройства следует за изменениями входного сигнала; в режиме памяти - устройство сохраняет мгновенное значение аналогового входного сигнала, которое имело место в момент поступления команды память.

Режим слежения

Командный сигнал слежение в виде напряжения постоянного тока, соЬтветствующего логической 1, поступает с шины 17 на вход коммутатора 1 и через диод 14, включенный в прямом направлении, на R-вход триггера 8, устанавливая на его инвентирующем выходе постоянное напряжение, соответствующее логическому О. Это напряжение поступает на вход ключа 5 и переводит его в

разомкнутое состояние, тем самым разг/ыкая цепь подзаряда конденсатора 3 напряжением с шины 15, которое подается от внешнего генератора треугольного напряжения (ГТН) .

Одновременно коммутатор 1 замь кает цепь прохождения напряжения со входа устройства на заряд конденсатора 3 и далее через усилитель 2 передает этот сигнал на выход-устройства.

Усилитель 1 представляет собой электрическую cxefviy с выходным сопротивлением и входным сопротивлением коэффициентом передачи .

Постоянная времени заряда конденсатора 3 определяется произведением величины его емкости на выходное сопротивление источника входного сигнала в соответствии с формулой (1

, , (1)

где Т - постоянная времени цепи заряда конденсатора 3;

с величина емкости конденсатора 3 ;

/ шчГ

выходное сопротивление источника входного сигнала (принимаем Р коммутатора 1 в замкнутом состоянии равным О) .

При значении Т,« (где Тю„ минимально возможный период колебаний составляющей спектра аналогового входного сигнала) можно считать, что устройство безынерционно передает напряжение входного сигнала на его выход.

Напряжение с выхода усилителя 2 поступает на один из входов компаратора 6, на другой вход которого поступает напряжение с шины 15.

На выходе компаратора 6 формируются прямоугольные положительные импульсы в каждый момент превышения мгновенным значением положительного напряжения аналогового входного сигнала текущего значения треугольного напряжения ГТН, присутствующего на шине 15. Длительность этиз импульсов прямо пропорциональна мгновенному значению напряжения аналогового входного сигнала.

Эти импульсы поступают на Я-вход триггера 7 и устанавливают на его неинвертирующем выходе напряжение, соответствующее логической 1, а на инвертирующем выходе на:пряжение, соответствующее логическому О.

Это управляющее напряжение, соответствующее логической 1, одновременно поступает на:.

S-вход триггера 8, на R-входе которого присутствует в режиме ележения запрещающее напряжение, соответствуюцее логической 1. Эта команда препятствует изменению логического состояния напряжения на его выходе;

R-вход этого же триггера 8 через диод 13, включенный в прямом направлении. Эта команда дополнительно блокирует изменение логического состояния напряжения на его выходе, которое не должно произойти раньше, чем закончится импульс на выходе компаратора;

на вход ключа 4, который замы0кает цепь прохождения положительных прямоугольных импульсов с шины 15 на счетный вход двоичного счетчика 11.

Управляющее напряжение, соответствуквдее логическому О, с инвер5тирующего выхода этого триггера 7 поступает на:

вход двоичного счетчика через цепь задержки времени 11;

на R-вход триггера 8 через диод

0 13, включенный в прямом направлении.

При наличии на входах счетчика 10 напряжения, соответствующего логической 1, на входе элемента

5 И 9 также появляется 1, которая поступает на S-вход триггера 8.

В течение времени присутствия на R-входе триггера 8 запрещающего импульса положительной полярности, поDступающего с выхода компаратора 6, единичные импульсы положительной полярности с выхода элемента И 9 не вызывают изменения логических уровней напряжений на его выходах.

5

По окончании действия импульса на выходе компаратора б, длительность которого пропорциональна мгновенному значению выходного напряжения устройства, появление положительного импульса на выходе элемента И 9

0 вызывает изменение состояния триггера 8 на обратное.

Теперь на неинвертирующем выходе триггера 7 появится логический О, который поступает на вход ключа 5,

5 размыксшяцего цепь прохождения импульсов с шины 16 на вход счетчика 10, а на инвертирующем выходе появится логическая 1, которая через элемент задержки 11 вызывает обну0ление выходов счетчика 10.

Одновременно с этим пропадает положительный импульс на выходе элемента И 9, но выходные напряжения триггера 7 сохраняются до момента

J прихода следующего положительного импульса с выхода компаратора б на вход триггера 7.

Далее процессы в устройстве повторяются.

Режим памяти

0

Команда память поступает с шины 17 в виде напряжения постоянного тока, соответствующего логическому О .

По этой команде коммутатором 1 разиллкается цепь прохождения напряжв5ния входного сигнала на заряд конде сатора 3 и снимается через диод 14 включенный в прямом направлении, запрещакяцее напряжение на входе три гера 8, выход которого управляет ключом 5, через который осуществляется подзаряд конденсатора 3 от нап жения с шины 15. Момент поступления команды память может иметь на оси времени два значения относительно временного положения импульсного напряжения на выходе компаратора б (фиг.2) при наличии положительного импульса на выходе компаратора б (точ ка А на эпюре 31); при отсутствии положительного импульса на его выходе (точка Е на эпюре 19). В первом случае благодаря присут ствию на входе триггера 8 положител ного импульса с выхода триггера 7, напряжение на его выходе изменит свое логическое состояние с О на 1 после окончания импульса.на выходе компаратора б, и ключ 4 начнет пропускать на подзаряд конденсатора 3 с шины 15 импульс, амплитуда кото рого будет определяться точкой В (эпюра 31) напряжения с шины 16, т.е. с окончанием импульса на выходе компаратора б и появлением на выходе элемента И 9 очередного импульса (эпюра 26) положительной полярности, произойдет запирание ключа 4 и отсечка импульса с шины 15 указанной амплитуды (точка С эпюры 31). После чего конденсатор 3 начнет разряжаться до точки D (эпюра с последуквдим подзарядом конденсатора 3 очередным импульсом с шины 15 амплитудой, определяемой точкой С (эпюра 31). Этот процесс будет повторяться неограниченное время. Во втором случае (точка Е эпюры 31) отличие в работе устройства сос тоит только в том, что подзаряд ко денсатора 3 будет происходить импул сом с шины 15 от точки О до точки С (эпюра 31). Частота повторения импульсов с ш ны 15 выбирается из условия, чтобы за один такт повторения, снижение исходного напряжения на конденсато ре 3 за счет разряда ,, не превы сило величины зоны - Л1 Значение ди определяется по фо муле (21 уменьшение напряжения на где uU;, конденсаторе за один пер од (т р) колебаний напр жения на шине 15; Эр - суммарный ток разряда ко денсатора Зг определяемый шунтирукяцим действием сопротивления утечк конденсатора 3, внутренним сопротивлением коммутатора и ключей 4 и 5 в разомкнутом состоянии и входным сопротивлением усилителя 2; С - величина емкости конденсатора 3 ; «адкс максимально допустимое уменьшение напряжения на конденсаторе 3 за один период колебаний напряжения на шине 15. Значение д определяется по формуле (3) Ai ,р fe где UwaKt p- максимальное значение амплитуды импульса на шине 15. Значение и адкс выбирается несколько большим максимального заданного значения выходного напряжения устройства (имакс ивыИ|); - длительность периода следо вания импульсов на шине 16. Выбирается из условия « ; m - количество импульсов с шины 16, соответствующих единичному состоянию выходных напряжений двоичного счетчика. Повышение точности в предложенном устройстве, по сравнению d прототипом, достигается наличием в нем коммутатора, RS-триггера, двоичного счетчика, элемента И, элемента задержки и двух ключей, которые размыкают связь между цепью заряда конденсатора и выходом схемы коррекции постоянно в режиме слежения и замыкают толькона время прохождения зарядного импульса с первой шины управления в режиме памяти. Формула изобретения Аналоговое запоминающее устройство, содержащее усилитель, вход которого соединен с накопительным элементом, например с одной из обкладок конденсатора, другая обкладка конденсатора соединена с шиной нулевого потенциала, компаратор, один из входов которого соединен с выходом усилителя и выходом устройства, другой вход компаратора подключен к первой шине управления, выход компаратора/соединен с R-входом первого RS-триггера, первый и второй нелинейные элементы, например диоды, и вторую и третью шины управления, отличающееся тем, что, с целью повышения точности устройстёа, в него введены компаратор, второй RS-триггер, третий нелинейный элемент, например диод, элемент задержки, два ключа, элемент И и двоичный счетчик, один из входов которого соединен с выходом первого ключа, другой вход двоичного счетчика соединен с выходом элемента задер)кки, выходы двоичного счетчика подсоединены ко входам элемента И, выход которого подключен к S-входу первого RS-триггера, выходы которого соединены соответственно со входом элемента задержки и одним из входов первого ключа, другой вход первого ключа подсоединен ко второй шине управления, выход компаратора соединен с анодом первого диода, вхо элемента задержки подключен к аноду второго диода, катоды первого и второго диодов соединены с R-входом второго RS-триггера и катодом третьего диода, S-вход второго RS-триггера соединен с одним из входов первого ключа, анод третьего диода соединен с третьей шиной управления и одним из входов коммутатора, другой вход которого соединен со входом устройства, выход коммутатора подсоединен к одной из обкладок .конденсатора и одним из входов второго ключа, другой вход которого соединен с выходом второго RS-триггера, выход второго ключа соединен с первой шиной управления.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 257156, кл, G 11 С 27/00, 1968.

2. Автометрия,; № 3, 1972, с. .122-125 (прототип).