Способ изготовления полупроводниковых интегральных биполярных схем Советский патент 1980 года по МПК H01L21/8222 

Изобретение относится к микроэлектронике, конкретно к способам изготовления полупроводниковых интегральных сХем (ИС) и может быть ис-5 пользовано для изготовления различных твердотельных цифровых и логических устройств на основе биполярных транзисторов .

Известен способ изготовления полу-JO проводниковой интегральной биполярной по планарно-эпитаксиальной технологии с использованием скрытого коллекторного слоя и метода двойной диффузии для создания базового и 5 эмиттерного слоев ij .

По этому способу изготавливают устройства, в которых изоляция отдельных транзисторов в интегральной схеме осуществляется с помощью специ-20 ально созданного р-п перехода. Для этого в эпитаксиальную структуру со скрытым слоем, состоящую из полупроводниковой подложки р-типа проводимости -и эпитаксиальной пленки 25 проводимости проводят разделительную диффузию. При ЭТО1-1- в эпитаксиальную пленку загоняют акцепторную примесь, которая при разгонке образует области р-типа проводимости, смыкающийся с jO

подложкой. Указанные области выделяют в эпитаксиальном слое отдельные изолированные друг от друга карманы, в которых формируют транзисторы и другие элементы схемы.

Недостатками указанного способа являются его большая трудоемкость и низкая интеграция изготовленных по нему схем. Последнее обусловлено тем, что большая часть площади ИС занята областью разделительной диффузии, которая служит только для изоляции и не несет более никакого функционального назначения.

Наиболее близким по технической сущности к предлагаемому является способ изготовления полупроводниковых интегральных биполярных схем, включающий и формирование в приповерхностном слое полупроводниковой подложки р-типа проводимости скрытого слоя п-типа проводимости, выращивание эпитаксиального слоя р-типа проводимости, формирование в эпитаксиальном слое областей п-типа.

П+-1

+ -П

создание областей p-типа и п -типа и формирование слоя металлической разводки 22 .

Известный способ является достаточно трудоемким. Кроме того, степень интеграции схем, получаемых по данному способу, недостаточно велика.

Цель изобретения - увеличение степени интеграции интегральных схем.

Поставленная цель достигается тем, что при создании областей и ( типа посредством ионного легирования, используют один маскирующий слой,первой производят загонку примеси с наибольшей концентрацией в изготавливаемой конструкции, разгонку легирующих примесей в этих областях производят в инертной среде, а окна, вскрытые для формирования указанных областей, оставляют открытыми вплоть до создания слоя металлической разводки.

В предлагаемом способе изготовления интегральной схемы после выращивания на эпитаксиальной структуре первого маскирующего окисла последняя не подвергается более термическим операциям в окислительной атмосфере. При таком процессе толщина окисла оказывается одинаковой на всей структуре и, следовательно, становится возможным применение для разводки металлических слоев меньшей ширины и меньшей толщины, так как на плоской поверхности вероятность разрыва тонких металлических проводников резко уменьшается. Уменьшение ширины проводников металлической разводки приводит к значительному уменьшению площади, занимаемой схемой на кристалле. Уменьшение толщины металлической разводки также приводит к уменьшению этой площади, так как при этому удается, уменьшить промежутки мажду соседними металлическими проводниками.

Другой особенностью процесса является то, что при отсутствии операций окисления окна, вскрытые для формирования областей п и р , остаются открытыми вплоть до нанесения металлической разводки. Это дополнительно позволяет уменьшить число технологических операций, в частности, становится ненужной операция вскрытия контактных окон. При этом также достигается увеличение интеграции схемы при сохранении минимальных размеров элементов. Это увеличение интерации обусловлено тем, что в таком технологическом процессе обе области и и р могут быть сделаны минимальными, т.е. их размеры ограничены только возможностями применяемо го оборудования. В обычном процессе эти размеры не могут быть сделаны такими малыми, так как они должны быть больше чем размеры контактных окон к ним.

Согласно предлагаемому способу операции загонки при формировании областей п и р производят посредством ионного легирования.

После загонки примеси в первые области, например в области п, в том же окисле вскрывают окна для загонки примеси во вторые области, например области р. При загонке примеси во вторые области открыты ркна, вскрытые как для загонки в пер4 вые, так и для загонки во вторые области, и примесь попадает в те и другие области. Это накладывает требование на последовательность операций загонки. Первой должна производиться загонка той примеси, концентрация которой в изготавливаемой конструкции должна быть больше. В этом случае вторая загонка не изменяет тип проводимости в первых областях. Если, например, конструкция такова, что концентрация в областях п должна быть больше, чем концентрация в областях , то первой из двух указанных операций загонки должна производиться загонка донорной примеси в области .

Разгонку акцепторной и донорной примесей в областях п и р производят в инертной среде. Это предохраняет окна, необходимые для контакта активных областей с металлической разводкой, от окисления и избавляет от необходимости проведения операции вскрытия контактных окон. Для уменьшения числа технологических операций разгонку акцепторной и донорной примесей производят одновременно. Если конструкция такова, что к распределению примесей в областях п и предъявляются требования, которые не могут быть удовлетворены при одновременной разгонке, приходится проводить разгонку акцепторной и донорной примесей раздельно, при обе разгонки проводятся в инертной среде.

Пример. Изготавливают ИС, содержащую КИД-транзисторы. На крем- ниевой подложке КДБ-10 с помощью операций 1-ой фотолитографии и диффузии сурьмы формируют области скрытого слоя п-типа проводимости. Затем методом хлоридной эпитаксии выращивают монокристаллический слой кремния р-типа проводимости толщиной 2 мкм с удельным сопротивлением 0,5 Ом-см. Затем в локальные участки поверхности, выделенные с помощью 2-ой фотолитографии проводят ионную загонку фосфора. Энергия ионов при загонке составляет 40 кэВ, а внедренная доза paвняeтJ:;я 7 мкк/см. В качестве маскирующего покрытия при ионном внедрении используют фоторезист. После снятия фоторезиста проводят разгонку фосфора с одновременным окислением поверхности. Разгонку проводят в сухом кислороде 60 мин, затем во влажном кислороде 20 мин и вновь в сухом кислороде 40 мин. Температура при 5 разгонке составляет . При этом на поверхности структуры вырастает окисел толщиной А,-о,4 мкм. Этот окисел является маскирукщим окислом при последующих операциях загонки. В нем с помощью 3-й фотолитографии вскрывают окна, через которые метод ионного легирования внедряют одноза рядные ионы фосфора с энергией 40 к Внедренная доза составляет 700 мкк/ /см. Затем в том же окисле с помощьто 4-ой фотолитографии вскрывают окна для загонки бора и производят загонку однозарядных ионов бора с„ энергией 40 кеВ и дозой 70 мкк/см. Разгонку и отжиг внедренных примесе проводят в азоте при температуре 1000°С в течение 30 мин.. После этого напыляют слой алюминия толщиной 1 мкм и с помощью 5-ой фотолитографии проводят формирование разводки. Использование способа позволяет изготовить биполярную схему постоянного запоминающего устройства с информационной емкостью 64К. Устройство занимает на кристалле менее 30 мм и содержит более 80 тыс. транзисторо т.е. на каждом квадратном ми шиметре расположено в среднем около 2700 транзисторов. Такая интеграция на биполярных схемах достигнута впер вые. Применение способа позволяет также значительно уменьшить число .технологических операций при изготовлении схемы. По сравнению с наименее трудоемким способом изготовления биполярных схем - способом коллекторно-изолирующей диффузии, предлагаелвлй способ содержит меньше операций фотолитографии, меньшей операций диффузии, меньше операций окисления. Это приводит к уменьшению количества и других вспомогательных операций, таких как операции отмывки перед тер мйческими процессами, операции снятия примесно-силикатных стекол, операции контроля и пр. Формула изобретения Способ изготовления полупроводниковых интегральных биполярных схем, включающий формирование в приповерхностном слое полупроводниковой подложки р-типа проводимости скрытого слоя п-типа проводимости, выращивание эпитаксиального слоя р-типа проводимости, формирование в эпитаксиальном слое областей п-типа, создание областей и п -типа, формирование слоя металлической разводки, о тличающийся тем, что, с целью увеличения степени интеграции интегральных схем, при создании областей р -типа и п -типа посредством ионного легирования, используют один маскирующий слой окисла, в котором вскрывают окна для формирования ука-i занных областей, затем производят загонку примеси с наибольшей концентрацией в изготавливаемой конструкции, после чего загоняют примесь второго типа проводимости, причем разгонку легирующих примесей в этих областях производят в инертной среде, а окна, вскрытые для формирования указанных областей, оставляют открытыми вплоть до создания слоя металлической разводки. Источники информации, принятые во внимание при экспертизе 1.Патент США № 3260902, кл. 317-235, опублик. 1966. 2.Патент США № 3575741, кл. 317-235, опублик. 1972 (прототип) .