I
Изобретение относится к области запоминающих устройств.
Известно ассоциативное запоминающее устройство (АЗУ), содержащее матрицу элементов памяти, формирователи опросного тока, регистры и детекторы 1.
В этом устройстве элементы памяти помимо собственно функции запоминания долж ны выполнять функцию «Неравнозначность (или Равнозначность) над хранимой и опросной информацией. Это значительно усложняет элемент памяти и, следовательно, все Ю устройство, и приводит к больщим аппаратурным затратам, при которых использование такого АЗУ (особенно больщого объема) экономически невыгодно.
Из известных устройств наиболее близким техническим решением к изобретению является АЗУ, содержащее регистры, подключенные через элементы ИЛИ к дещифратору, элементы памяти, детекторы, щифратор и блок управления 2, .5.
Недостатком этого устройства является 20 больщое количество выходных шин дешифратора (при больщой емкости устройства), а также значительные аппаратурные затраты и сложность самого дешифратора с большим количеством выходных шин, что снижает быстродействие устройства и препятствует построению АЗУ большого объема.
Целью изобретения является повышение быстродействия и упрощение устройства.
Поставленная цель достигается тем, что устройство содержит многовходовые элементы И и дополнительные дешифраторы. Входы дешифратора подключены к одним из выходов регистра, другие выходы которого соединены соответственно со входами дополнительных дешифраторов. Выходы дешифраторов подключены к соответствующим входам многовходовых элементов И, выходы которых соединены со входами соответствующих элементов памяти, выходы которых подключены ко входу детектора.
На фиг. 1 изображена структурная схема предложенного АЗУ, например емкостью 64 шестиразрядных двоичных числа, содержащего один дополнительный дешифратор; на фиг. 2 а - элемент памяти для ПЗУ, на фиг. 2, б - для полупостоянного запоминающего устройства (ПИЗУ); на фиг. 2вдля оперативного запоминающего устройства (ОЗУ); на фиг. 2, г - вариант элемента памяти для ОЗУ.
Устройство содержит регистр 1, дешифратор 2, дополнительный дешифратор 3, многовходовые элементы И 4, элементы памяти 5, детектор 6 и блок управления 7, синхронизируюндий работу всех остальных блоков и элементов устройства.
Выходы дешифратора 2 подключены к одним из выходов регистра 1, другие выходы которого соединены соответственно со входами дополнительного дешифратора 3. Выходы дешифраторов 2 и 3 подключены к соответствующим входам элементов И 4, выходы которых соединены со входами соотзетствуюш,их элементов памяти 5, а выходы элементов памяти 5 соединены со входом детектора 6.
В описанном устройстве факт записи любого шестиразрядного кода отождествляется с установкой, например, в единичное состояние соответствующего элемента памяти 5.
В зависимости от требований к частоте и продолжительности времени записи элемент памяти 5 может быть выполнен различными способами.
Если в устройстве допустима однократная запись (ПЗУ), то элемент па.мяти 5 может быть выполнен в виде усилительного элемента (см. фиг. 2, а), либо перемычки, соединяющей выход соответствующего элемента И со входом детектора 6 (в последнем случае факт отсутствия записи может быть представлен отсутствием соответствующего элемента И 4).
Если в устройстве допустима сравнительно редкая и медленная запись информации (ППЗУ), то элемент памяти 5 может быть выполнен в виде ключа 8, два выхода которого, соответствующие считыванию и записи, соединены со входами запоминающего элемента 9 (см. фиг. 2,6).
Если в устройстве требуется оперативная перезапись информации (ОЗУ), то ключ 8 может иметь три выхода, соответственно для записи, считывания и избирательного стирания информации (см. фиг. 2, в), либо ключ 8 может иметь два выхода (один для записи, другой для считывания и избирательного стирания информации), а элемент памяти выполнен состоящим из триггера 10 и элемента задержки 11 (см. фиг. 2, г). В последнем случае стирающий импульс, поступающий на триггер 10, должен иметь длительность, превышающую время задержки в элементе задержки 11. Ключ 8 (см. фиг. 2, б, в, г) управляется от блока 7, который может также быть использован и для стирания всей информации в АЗУ. Рассмотрим работу устройства в предположении, что его элементы памяти выполнены по схеме, изображенной на фиг. 2, г. Устройство может работать в четырех режимах:
режиме записи информации; режиме общего стирания информации;
режиме избирательного стирания информации и режиме поиска информации.
При этом предполагается, что все триггеры 10 установлены первоначально в нулевое состояние.
В режиме записи информации в регистр 1 поступает код числа, которое необходимо записать. В соответствии с этим кодом возбуждается один из выходов дешифратора 2 и один из выходов дешифратора 3. На выхо° де единственного элемента И 4, обы входа которого подключены к возбужденным выходам дешифраторов 2 и 3, появляется импульс, который через ключ 8, управляемый блоком 7, поступает на вход 12 триггера 10
и устанавливает его в единичное состояние. В режиме общего стирания информации на входы 13 всех триггеров 10 из блока 7 поступает импульс, устанавливающий триггеры 10 в нулевое состояние.
Режим избирательного стирания информации отличается от режима записи тем, что с выхода ключа 8 импульс поступает на вход 14 выбранного триггера 10 и устанавливает его в нулевое состояние. При этом длительность импульса, поступающего на
J триггер 10 от ключа 8, должна быть больше времени задержки элемента 11.
Режим поиска информации. Целью поиска является выяснение факта записи в устройстве любого числа из множества, состоящего из чисел О, 1,2, ..., 62, 63 (или 00000000
0 00000001 11111111 - в двоичном коде).
В этом режиме в регистр 1 поступает двоичный код числа, который используется в качестве поискового образа. Как и в режиме записи на выходе элемента И 4, соответствующего коду поискового образа, появляется импульс, который через ключ 8 поступает на вход 14 соответстзу1с)щего триггера 10. Если триггер 10 находится в единичном состоянии, что соответствует записи кода искомого числа в АЗУ, то он переключается
0 в нулевое состояние. Импульс, появляющийся на выходе 15 триггера 10, используется для переключения детектора 6, установленного в начале поиска в нулевое состояние в единичное состояние и возврата в единичное состояние триггера (через элемент за держки 11). Если триггер 10 находится в нулевом состоянии, что соответствует отсутствию записи кода искомого числа в АЗУ, то он не изменяет своего состояния, также не изменяет своего состояния и детектор 6.
Таким образом, детектор 6 является индикатором, фиксирующим результат поиска. Сигнал с выхода детектора 6 может бы -ь использован, например, для обращения к накопителю 16 (см. фиг. 1), хранящему 5 сопутствующую информацию.
При большом объеме АЗУ шина, соединяющая выходы триггеров 10, может оказаться слишком длинной, что существенно увеличит время прохождения импульса с выхода выбранного триггера 10 на вход детектора 6. При этом целесообразно использовать несколько детекторов (по одному на каждую группу элемечтов И 4).
Обнаружение детектора, зафиксировавшего положительный результат поиска, не представляет каких-либо трудностей и выполняется известными способами 3.
В описанном устройстве по сравнению с прототипом существенно уменьшено количество выходных дешифраторных шин. Уменьшение количества шин имеет принципиальное значение при выполнении предложенного устройства на интегральных схемах.
Кроме того, в предложенном устройстве значительно снижаются аппаратурные затраты на дешифрирование (при одной и той же емкости АЗУ).
Формула изобретения
Ассоциативное запоминающее устройство, содержащее регистр, дешифратор, элементы
памяти и детектор, отличающееся тем, что, с целью увеличения быстродействия и упрощения устройства, оно содержит многовходовые элементы И и дополнительные дешифраторы, причем входы дешифратора подключены к одним из выходов регистра, другие выходы которого соединены соответственно со входами дополнительных дешифраторов, выходы дешифраторов подключены к соответствующим входам многовходовых элементов И, выходы которых соединены со входами соответствующих элементов памяти, выходы который подключены ко входу детектора.
Источники информации, принятые во внимание при экспертизе
1.Крайзмер Л. П., Бородаев Д. А., Гутенмахер Л. И., Кузьмин Б. П. и Смелянский И. Л. Ассоциативные запоминающие устройства. Л., «Энергия, 1967, с. 32-37.
2.Ильяшенко Е. И. Рудаков В. Ф. Ассоциативные запоминающие устройства на магнитных элементах. М., «Энергия, 1975, с. 65.
3.Авторское свидетельство СССР по заявке № 2 30439/18-24, кл. G 11 С 15/00, 1976 (прототип).
название | год | авторы | номер документа |
---|---|---|---|
Ассоциативное запоминающее устройство | 1977 |
|
SU744728A1 |
Ассоциативное запоминающее устройство | 1976 |
|
SU646374A1 |
Ассоциативное запоминающее устройство | 1982 |
|
SU1056269A1 |
ВЫЧИСЛИТЕЛЬНАЯ ОТКРЫТАЯ РАЗВИВАЕМАЯ АСИНХРОННАЯ МОДУЛЬНАЯ СИСТЕМА | 2009 |
|
RU2453910C2 |
АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО НА МДП-ТРАНЗИСТОРАХ | 1973 |
|
SU408374A1 |
Измеритель временных интервалов | 1983 |
|
SU1155990A1 |
ИНФОРМАЦИОННО-ПОИСКОВАЯ СИСТЕМА | 2001 |
|
RU2199778C1 |
Ассоциативное запоминающее устройство | 1986 |
|
SU1429169A1 |
ПАРАЛЛЕЛЬНАЯ СИСТЕМА ИНФОРМАЦИОННОГО ПОИСКА | 2001 |
|
RU2195015C1 |
АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО | 1970 |
|
SU280547A1 |
5S .
Авторы
Даты
1980-12-07—Публикация
1977-06-15—Подача