АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО НА МДП-ТРАНЗИСТОРАХ Советский патент 1973 года по МПК G11C15/04 

Изобретение касается запоминающих устройств (ЗУ).

Известно ассоциативное запоминающее устройство (АЗУ) на МДП-транзисторах, содержащее запоминающие ячейки, шины слов которых подключены одними концами к соответствующим стокам одних транзисторов, затворы которых связаны с прямыми выходами дешифратора адреса, и другими концамп - к детекторам, выходы которых связаны с шифратором, а шипы записи «1 и «О соответственно объединены для каждого разряда и подключены к истокам других транзисторов, затворы которых подсоединены к выходам регистра числа, а стоки - к соответствующим формирователям записи-сравнения, источник питания, маскирующий регистр.

Однако такое АЗУ содержит большое количество транзисторов па один запоминающий элемент и, следовательно, имеет малую степень интеграции и большие габариты.

Олпсываемое АЗУ отличается от известного тем, что оно Содержит два дололнительных транзистора на каждую запоминающую ячейку, стоки которых подключены к соответствующим шинам слов, истоки - к источнику питания, . а з.атворы подсоединены соответственно к одной из управляющих шин и к инверсным выходам дешифратора адреса, и два вспомогательных транзистора на каждый разряд, стоки которых подключены соответственно к шинам заниои «1 и «О, истоки - к шипе нулевого потенциала, затворы через инверторы - к выходу дополнительно введенной

схемы «ИЛИ, входы которой подключены к соответствующим управляющим щипам, одни выходы формирователей записи - считывания подключены к выходам маскирующего регистра, а другие - к одной из управляющих

шин.

Это позволяет упростить устройство и уменьшить его габариты.

На чертеже представлепа схема АЗУ на МДП-транзисторах, предназначенного для

хранения ассоциативных признаков, т. е. только части разрядов слова. Остальная часть слова, которая хранит информацию или адрес, по которому находится информация в основном ЗУ, может быть выполнена в виде обычпого оперативного ЗУ с тем же числом слов, что и в ассоциативной его части.

Запоминающий элемент 1 выполнен в виде обычного статического триггера, содержащего по два логических п два нагрузочных транзистора. Каждый из выходов триггера соединен с истоком соответствующих вентильных тран3 псторов 2, стоки которых объединены для каждой запоминающей ячейки соответствующими шинами слов 3. Затворы соответствующих вентильных транзисторов объединены поразрядни шинами записи «1 4 и шинами записи «О 5. Дешифратор адреса 6 имеет парафазные выходы (прямые и инверсные). Прямые выходы связаны с затворами соответствующих транзисторов 7, стоки которых соединены с одними концами шин 3 слов.

Выходы регистра 8 числа подключены непосредственно к затворам соответствующих транзИСторов 9 и через инверторы 10 - к затворам транзисторов 11. Истоки траизисторов 9 и 11 подсоединены соответственно к шинам 4 и 5 (для каждого разряда), а стоки - к формирователям 12 записи - сравнения. УстpofiiCTBo содержит также дополнительные транзисторы 13 и 14 на каждую запоминающую ячейку, стоки которых подключены к соответствующим шинам 3 слоев, истоки - к источнику питания 15, а затворы к управляю щей шине 16 и к инверсным выходам дешифратора адреса 6, и два вспомогательных транзистора 17 на каждый разряд, стоки которых подключены соответственно к шинам 4 и 5, истоки - к шине нулевого потенциала, а затворы через инвертор 18 - к выходу схемы «ИЛИ 19, входы которой подключены к улравляющим шинам 16 и 20. Одни выходы формирователей 12 подсоединены к выходам маскирующего регистра 21, а другие - к управляющей шине 22.

К другим концам шин слов 3 подключены детекторы 23, входы которых подсоединены к управляющей шине 24, а выходы - ко входам шифратора 25.

При записи информации в АЗУ на в.ход дешифратора 6 подается код адреса ячейки, в которую должна быть записана новая информация, и в момент времени, предшествующий моменту залиси, - импульсная команда вы бора ячейки. Начиная с этого момента, и на все время, необходимое для записи информации, на одном из прямых выходов дешифратора появляется отрицательный потенциал, на всех остальных прямых выходах дешифратора- нулевой потенциал. Отрицательный потенциал вызывает отпирание одного из транзисторов 7.

На одной из шин 3 слов устанавливается потенциал, близкий к потенциалу шины нулевого потенциала, что определяется малыми выходными сопротивлениями транзисторов 7. В то же время на вход регистра 8 числа подается код числа и признак записи. В зависимости от введенной информации, на выходе регистра фиксируется потенциал, соответствующий логической «1 или «О. В зависимости от этого открывается транзистор 9 или (через инвертор 10)-транзистор 11.

При подаче на вход формирователей 12 записи-сравнения импульсной команды записи на их выходах появляется отрицательный импульс, который заряжает ем:кости шин 4 или 5 и открывает один из вентильных транзисторов 2 в каждом запоминающем элементе. При этом к одному входу триггера каждого заиоминающего элемента I выбранного слова нриложен нулевой потенциал, что приводит к перебросу триггеров в состояние «1 или «О, если записанная ранее информация не соответствует вновь вводимой или подтверждению предыдущего их состояния. К шинам невыбранных ячеек в момент записи оказывается приложенным потенциал источника питания через транзисторы 13, затворы которых соединены с инверсными выходами адресного дещифратора.

Для обеспечения сохранности информации в невыбранных ячейках при открывании вентилей 2 соотношение сопротивлений транзисторов этих вентилей, нагрузочных транзисторов триггеров и транзисторов 13 выбирают таким, чтобы потенциал на выходе открытого плеча каждого триггера невыбранных слов оставался существенно меньше порогового напряжения МДП-транзистора. В этом случае

некоторое изменение потенциала на выходе открытого плеча триггера не приведет к изменению его состояния.

При ассоциативном поиске на управляющую шину 16 подается импульсная команда

предварительного заряда, которая открывает транзисторы 14 и на время импульса подключает все шины 3 слов к потенциалу источника питания, обеспечивая предварительный заряд емкостей этих Шин. После этого на шины 4 и

5 подается импульс напряжения таким же образом, как при процессе записи. Разряды, в которых должно производиться сравнение, определяются по наличию потенциала на входах формирователей 12 импульсов записисравнения в соответствии с содержимым маскирующего регистра 21.

В тех, разрядах, где сравнение разрешено, открываются транзисторы вентилей 2. Если хотя бы в одном запоминающем элементе открыт вентиль открытого плеча триггера, что соответствует несовпадению хранимого кода с введенным на вход ЛЗУ, емкость шины 3 такой ячейки разряжается, и на ней устанавливается потенциал, близкий к нулю. Величина

этого потенциала определяется соотношением сопротивлений нагрузочных и вентильных транзисторов и транзисторов триггеров. Количество запоминаюших элементов, обслуживаемых одним детектором 23, должно быть таково, чтобы установившийся ири этом потенциал шины 3 был ниже порогового значения детектора, который в этом случае закрывается. При подаче на шину 24 строба на выходе детектора 23 вырабатывается импульс несовпадения. В случае, если открыты вентили только закрытых плеч всех триггеров одной ячейки, на шине сохраняется потенциал источника питания, детектор 23 остается открытым, и на его выходе при подаче строба сохраняется потенциал логического «О. Выходы всех детекторов связаны со входами шифратора 25, с выхода которого код искомого слова поступает на регистр адреса (не показан) для еьь бора слова, соответствующего ассоциативному

признаку.