Устройство для приема цифровой информации Советский патент 1980 года по МПК H04L25/40 

(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ЦИФРОВОЙ ИНФОРМАЦИИ

I

Изобретение относится к радиотехнике и может быть использовано в многоканальных системах передачи информации с временным разделением каналов.

Известно устройство, содержащее блок управления, первый выход которого подключен к управляющему входу коммутатора, а второй выход подключен ко входу запоминающего блока, один выход которого подключен к первому входу компаратора, выход которого подключен к анализатору, последовательно соединенному с индикатором, а второй выход к блоку управления; генератор эталонных сигналов, вход которого соединен с выходом блока управления, а выходы соединены с входами коммутатора и решающего блока соответственно, выход решающего блока соединен с входом компаратора, а вход с выходом смесителя, входы которого подключены к выходам коммутатора и генератора эталонных сигналов, входы которого подключены к управляющим выходам блока управления, вход и выход блока контроля подключены соответственно к выходу и входу коммутатора 1.

Однако в известном устройстве, в случае выхода из строя какого-либо блока теряется вся контрольная информация, а также не предусмотрен многократный контроль параметров, что существенно снижает достоверность принимаемой информации.

Цель изобретения - повышение достоверности приема.

Для достижения этой цели в устройство для приема цифровой информации, содержащее блок управления, выходы которого подключены к управляющим входам первого коммутатора и блока памяти, выходы ко10торого соединены соответственно со входами блока управления и решающего блока, и последовательно соединенные компаратор и анализатор, выходы которого подключены ко входам индикатора и генератора эталонных сигналов, выход которого соединен со

15 входом блока контроля, введены второй коммутатор, два блока обмена информацией, блок выбора информции, два блока переключения режимов и блок синхронизации, выходы которого подключены к первым входам блока выбора информации и коммутаторов, вторые входы которых соединены с выходами блоков переключения режимов, входы которых соединены с дополнительными выходами анализатора и выходом блока выбора информации, ко второму входу которого подключен выход блока контроля, при этом дополнительный выход блока управления соединен со входом блока синхронизации, а выходы коммутаторов подключены к первым входам блоков обмена информацией, выходы которых соединены со входами компаратора и дополнительными входами решающего блока, выходы которого подключены ко вторым входам блоков обмена информацией.

На чертеже приведена структурная электрическая схема устройства для приема цифровой информации.

Устройство содержит блок 1 выбора информации, блок 2 контроля, блок 3 управления, коммутаторы 4, блок 5 синхронизации, блоки 6 обмена информацией, решающий блок 7, блок 8 памяти, компаратор 9, анализатор 10, индикатор 11, генератор 12 эталонных сигналов, блоки 13 переключения режимов.

Устройство работает следующим образом.

Выбранная из общего потока блоком 1 цифровая контрольная информация о состоянии блока 2 контроля по командам блока 3 управления подается коммутаторами 4, работу которых синхронизирует блок 5 синхронизации, и вводится параллельным кодом через блоки 6 в рещающий блок 7. В решающем блоке 7 вырабатывается информация о состоянии контролируемого параметра. На основе сравнения кода контролируемого параметра с эталонными значениями, занисанными в блоке 8, на вы.ходе рещающего блока 7 формируется код о состоянии контролируемого параметра, который через блок 6 поступает на компаратор 9. Аналогичная информация приходит в компаратор 9 и со второго блока 6; в компараторе 9 сравниваются коды состояний контролируемого параметра, результаты сравнения поступают в анализатор 10, где осуществляется их логическая обработка. В случае совпадения кодов состояний анализатор 10 вырабатывает сигнал о работоспособности узлов блока 2 контроля на индикатор 11. В случае несовпадения кодов состояний можно сделать заключение об отказе либо узлов блока 2 контроля, либо одного из каналов устройства для приема и обработки цифровой информации.

Последовательность определения места неисправности заключается в следующем.

Анализатор 10 вырабатывает сигналы на включение генератора 12 и отключение одного из каналов устройства для приема и обработки цифровой информации посредством блока 13 переключения режимов. Эталонный сигнал, сформированный в генераторе 12 поступает в блок 2, блок 1 преобразует контрольную информацию о состоянии блока 2 в код, который поступает на включенный блок 13 переключения режимов, с

которого информация опрашивается коммутатором 4 и через блок 6 вводится в виде параллельного кода в решающий блок 7. В решающем блоке 7 производится выработка информации о состоянии эталонного сигнала, на выходе решающего блока 7 формируется код состояния эталонного сигнала, который поступает на анализатор 10, где осуществляется его логическая обработка. В случае совпадения кодов состояний делается вывод об отказе одного из каналов устройства для приема и обработки цифровой информации, если же коды состояний не совпадают, то можно говорить об отказе данного канала, в этом случае работа переключается на другой канал, и весь цикл определения места неисправности продолжается аналогично описанной последовательности. В случае несовпадения кодов состояний и по второму каналу делается заключение об отказе узлов блока 2 контроля. Информация о неисправности узлов блока 2 отражается на индикаторе 11 или передается по каналу связи. В целях повыщения достоверности контрольной информации при сбоях предусмотрен п-разовый переопрос по командам анализатора 10.

Применение, предлагаемого устройства позволяет повысить достоверность контроля цифровой информации, надежность устройства для приема цифровой информации и различать неисправности как в узлах блока 2, так и в самом устройстве.

Формула изобретения

Устройство для приема цифровой информации, содержащее блок управления, выходы которого подключены к управляющим Входам первого коммутатора и блока памяти, выходы которого соединены соответственно со входами блока управления и рещающего блока, и последовательно соединенные компаратор и анализатор, выходы которого подключены ко входам индикатора и генератора эталонных сигналов, выход которого соединен со входом блока контроля, отличающееся тем, что, с целью повыщения достоверности приема, введены второй коммутатор, два блока обмена информацией, блок выбора информации, два блока переключения режимов и блок синхронизации, выходы которого подключены к первым вхо,дам блока выбора информации и коммутаторов, вторые входы которых соединены с выходами блоков переключения режимов, входы которых соединены с дополнительными выходами анализатора и выходом блока выбора информации, ко второму входу которого подключен выход блока контроля, при этом дополнительный выход блока управления соединен со входом блока синхронизации, а выходы коммутаторов подключены к первым входам блоков обмена информацией, выходы которых соединены со входами компаратора и дополнительными входами решающего блока, выходы которого подключены ко вторым входам блоков обмена информацией.

Источники информции, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 259487, кл. G 06 F 15/46, 1967 (прототип).