Устройство для передачи цифровойиНфОРМАции Советский патент 1981 года по МПК H04L7/02 H04B3/02 

Изобретение относится к технике передачи цифровой информации посредством синхронных устройств преобразования сигналов с многоуровневой амплитудно-фазовой модуляцией.

По основному авт: св. № 269978 известно устройство, состоящее из подсоединенного ко входу кодопреобразователя, выход которого соединен с каскадно включенными формирователем прямоугольных импульсов, однопогонным модулятором, сумматором однополосного сигнала с пилот-сигнгалом, причем выход последнего служит выходом устройства.

Однако известное устройство имеет большие межсимвольные искажения от заграждающих фильтров канала связи и малую скорость передачи.

Цель изобретения - уменьшение мёжсимвольных искажений от заграждающих фильтров канала связи и увеличение скорости передачи.

Для этого в устройство для передачи цифровой информации, состоящее из подсоединенного по входу кодопреобразователя, выход которого соединен с каскадно включенными формирователем прямоугольных импульсов, однополюсным модулятором, сумматором однополосного сигнала с пилот-сигналом, причем выход последнего служит выходом устройства, введены последовательно соединенные преобразователь двоичной последовательности в т-разрядный параллельный код Грея и сумматор по модулю 2 (где т 1,2....т)К входного и (К-6) выходных сигналов и цифровые регистры сдбига, при этом входы и выходы регистров сдвига подключены к входам блока вычитания К и (К-6) выходных сигналов, где К 1,2,...К.:

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство для г ередачи цифровой информации содержит преобразователь 1 двоичной последовательности в т-разрядный параллельный код Грея, сумматор 2 по модулю 2 (где m 1,2,...m) К входного .и (К-6)

выходных сигналов, цифровые регистры сдвига 3, блок 4 вычитания, формирователь 5 прямоугольных импульсов, однополосный модулятор 6, сумматор 7 однополосного сигнала с пилот-сигналом.

Устройство работает следующим образом.

Работу устройства рассмотрим для случая передачи информации квазисемиричным многоуровневым сигналом (т 2) со скоростью передачи, равной удвоенной модуляционной.

Входная двоичная последовательность информационных сигналов поступает на вход преобразователя 1, где преобразуется в параллельный код Грея. Значения выходных сигналов, поступают на вход сумматора по модулю 2. Одновременно на другие входы сумматора 2 по модулю каждый тактовый интервал поступают задержанные двумя цифровыми регистрами сдвига 3 на шесть тактовых интервалов значения предыдущего двухразрядного выходного сигнала сумматора. Образуемые сумматором по модулю 2 сигналы и упомянутые ранее выходные сигналы регистров преобразуют в блоке вычитания 4 в разностные сигналы. Сигналы числового кода преобразуют в формирователе 5 прямоугольных импульсов в значения квазисемиричного сигнала. Посредством однополосного модулятора б происходит перенос спектра сигнала в полосу частот канала и формирование одной боковой полосы с кососимметричными переходными областями, удовлетворяющими условиями Найквиста.

Посредством однополосного модулятора 6 происходит перенос первого лепестка спектра с частотами 120...240 кГц и участвующих в формировании переходных областей составляющих с частотами 80...120 и 240...280 кГц в полосу частот вторичного широкополосного канала. Как видно из предыдущего, участки подавления совмещаются с полосами частот заграждающих фильтров, посредством чего происходит уменьшение межсимвольных искажений, обуславливаемых неравномерностями характеристик фильтров. При этом в целях упрощения фильтрового формирующего оборудования однополосного модулятора, ширина переходных областей спектра может быть выбрана достаточно широкой - 80 кГц. В рассмотренном случае повышения удельной скорости передачи за счет применения квазисемиричного сигнала информационная скорость в канале равна 480 кбит/с. При использовании сигнала типа квазитроичного скорость передачи равна модуляционной

УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ по авт. се. № 269978. отличающееся тем, что. сцелью уменьшения межсимвольных искажений от заграждающих фильтров канала связи и увеличения скорости передачи, введены последовательно соединенные преобразователь двоичной последовательности в т-разрядный параллельный код Грея и сумматор по модулю 2'" (где m = 1,2,...m) К входного и (К-6) выходного сигналов и цифровые регистры сдвига, при этом входы и выходы регистров сдвига подключены ко входам блока вычитания К и (К-6) выходных сигналов, где К = 1,2...К.