Каскад двоичного деления частоты Советский патент 1981 года по МПК H03K3/286 

Изобретение огносится к вычислитель 1ной технике и предназначено для построе ния больших интегральных схем (БИС) обработки и хранения информации. Известно устройство, содержащее две бистабильные ячейки и четыре элемента обратной связи, выполненные на девяти п-р-а транзисторах, к базам когорйх подключены источники токов . Известно также устройство, содержащее основной и два вспомогателмых триг гера, выполненные на семи П-pMt транзисторах, к базам которых подключены источники токов Г2 Недостатком известных устройств является низкий фактор технологического качества, т. е. большая площадь, занимаемая устройством на кристалле, большое количество используемых транзисто- ров и контактных окон и длина межсоеди нений. Цель изобретения - улучшение фактора технологичности каскада двоичного делб- ния частоты путем уменьшения количества используемых транзисторов (уманьш ние площади), уменьшения количества внутренних связей и контактных окон. Поставленная цель достигается тем, что в устройство, содержащее первый ft-p-a транзистор, первый коллектор которого соединен с базой второго а-р-Ц, транзистора, первый коллектор которого соединен с базой третьего а-р-а транзистора, база четвертого а-р-О. транзистора соединена с первым счетным входом, шина питания подключена Jc эмиттepy пятого многоколлекторного р-п-р транзистора, коллекторы которого соответственно соединены со вторыми коллекторами первого и второго п-р-а транзисторов, коллектором третьего а-р-а транзистора, базой и обоими коллекторами четвертого П.-Р-П. транзистора, базы всех рнъ-р а эмиттеры всех п-р-П. транзисторов подключены к шине нулевого потенциала, введены шестой р-а-р транзистор, эмиттер которого соединен со вторым коллек TopiMvi второго и первым коллектором 3: гь-р-п. транзисторов, эмиттер седьмого р-tV транзистора соединен с коллектором третьего п-р-а транзистора и вторым счетным входом, коллекторы шестого и седьмого р-о-р транзисторов подклю чены к базе первого а-р-п. транзистора, эмиттер восьмого Р-П.-Р транзистора соедийен со вторым коллектором первого а-р-П. транзистора, эмиттер девятого рН1Цэ транзистора соединен со вторым коллектором четвертого , транзистора, первый коллектор девятого.и колле тор восьмого р-п-р транзисторов подключены к базе третьего п-р-И транзистора, второй коллектор девятого транзистора подключен к базе второго n-f)-a транзистора. На чертеже представлена электрическая принципиальная схема каскада двоичного деления частоты. Устройство содержит первый П.-р-а транзистор 1,. второй п-р-п гранаистор 2, третий tb-p-а транзистор 3, четвертый ifc-p-n, транзистор 4, пятый многоколлекторный р-а-р транзистор.5, шестой .-р транзистор 6 (первая .Р-об ласть), седьмой P-fb-P транзистор 7 (вторая Р-область), восьмой р-а-р транзистор 8 (третья Р-область), девятый р-а-р транзистор 9 (четвертая Р-область). Два коллектора п-р-а транзистора 1 являются выходом устройства (.счетными выходами для последующего каскада деления частоты), третий коллектор транзистора 1 соединен с базой п-рнъ транзистора .2, а первый коллектор последнего соединен с .базой tl-pr-ft. транзистора 3. Первый счетный вход соединен с базой a-p-ft транзистора 4 и первьп - кол лектором р-п-р-транзистора 5 (коллекто ром Р-П.-Р транзистора 5 является база П.-р-п. транзистора 4, поэтому фактически соединение здесь отсутствует), второй счетный вход подключен к коллектоРУ ifl-p-п. транзистора 3, эмиттеру p-tl-p транзистора 7 (второй Р-области) и вто рому- коллектору р-Л-р транзистора 5 (вторая Р-область является вторым коллектором p-Hfb-p транзистора 5). Вторые коллекторы а-р-л транзисторов 2 и 4 объединены с эмиттером р-а-р. транзисто ра 6 и третьим коллектором р-я-р транзистора 5 (первая Р-область является третьим коллектором р-а-р транзистора 5). Четвертый коллектор a-ft-n транзистора 1 соединен с эмиттером р-а-р транзистора 8 (третья Р-область - четвертый коллектор p-iti-p транзистора 5), первый коллектор л-р-а транзистора 4 0 соединен с эмиттером р-п транзистора 9 (четвертая Р-область - пятый коллектор Р-ПНЭ транзистора 5). Эмиттером р-ш-р транзистора 5 является инжекторная Р-область, к которой подключена шина питания. Таким образом, р-rt-р транзистор 5 является постоянным источником тока, который инжектирует дырки, соответственно, в базу n-p-tt транзистора 4, через переинжекторы, первую и вторую Р-области, в базу в-р-П- транзистора 1 (база П-р-О- транзистора 1 является коллектсфом p-tt-p транзисторов6 и 7, поэтому базовый контакт в транзисторе 1 отсутствует) . В базу ft-p-B. транзистора 3 дырки инжектируются через р-п транзисторы 8 и 9 (переинжекторные Р-области). Коллектором р-гь-р транзистора 8 является база ib-p-n. транзистора 3, последняя является первзым коллектором р-Л-р транзистора 9. Вторым ксхллектором р-fU-p транзистора 9 является база п-р-Я транзистора 2. В базу Я-р-П транзнст(а 2 дырки инжектируются через р-1Ь-р транзистор 9 (переинзкекторная четвертая Р-область является общей для П-р-Л транзисторов 2 и 3). Эмиттеры всех а-р-И и базы всех р....р объединены с шиной нулевого потенциала.Работает каскад двоичного деления ; частоты следующим образом.. Транзистор 1 образует триггерные связи между R-fi-4l транзисторами 2 и 3. Коллектор а-р-а транзистора 1 соединен с базой транзистора 3 Через p-ttf-p транзистор 8 (третья Р«нэбласть находится между базовой Р-областью транзистора 3 и инжекто{жой Р-областыр), а коллектор fl-p-п транзистора 3 соединен с базой гь-р-й транзит- тора 1 через р-П-р транзистор 7. Коллектор ti-p-a транзистора 2 соединен с базой a-p-tt транзистора 1 через р-а-р транзистор 6. Причем при отсутствии счетного импульса образуется триггер- ная связь между n-p-tl транзисторами 1 и 2, в момент присутствия счетного импульса образуется триггерная связь между п-р-а транзисторами 1 и 3, при этом состояние а-р-п транзистора 1 меняется на противоположное. До прихода счетного импульса на первом и втором счетных входах присутствует низкий уровень напряжения, который, отбирая дырки от многоколлекторного р-«-р транзистора 5, запирает fb-p-n.

транзистора 4 и запрещает инжекцию дырок в базу tt-р-п. транзистора 1 через р-П-р трг.нзистор 7 (низкий уровень напряжения на второй Р-области перехватывает дырки, инжектируемые многоколлекторным Р-П.-Р транзистором 5). Так как П-р-П. транзистор 4 закрывается, то на эмиттеры р-Пг-р транзисторов 6 и 9 поступает высокий уровень, который разрешает инжекцию дырок в базы rt-p-n. транзисторов 2 и 3, через р-41-р транзистор 9 и разрешает инжекцию дырок через транзистор б в базу п-р-И транзистора 1 (если п-р-п. транзистор 2 закрыт т. е. образуется триггер, состоящий из Л-р-Я транзисторов 1 и 2. В этом состоянии а-р-п транзистор 1 открывается, П-р-П транзистор 2. закрывается, а инжекторные дырки через р-п-р транзистор 9 поступают в базу п-р-П. транзистора 3, приводя его в состояние насыщения

По приходу счетного импульса на оба счетных входа приходит высокий уровень напряжения, п-р-п. транзистор 4 открыва.ется, так как в его базу поступают инжектируемые р-п-р транзистором 5 дырки и низкий уровень напряжения поступает на эмиттеры р-п-р транзисторов 6 и 9, что приводит к прекращению инжекции оырок через них, соответственно, в базы it-p-n. транзисторов 1,2 и 3, тем самым обрывая триггерную связь между ц-р-п транзисторами 1 и 2.

Так как а-р.-и транзистор 3 открывается и инжекция дырок через р-л-р транзистор 7 не происходит, то в момент прихода тактового импульса, гь-р-а транзисто 1 закрывается, что приводит к появлению инжекции дырок через p-tt-p транзистор 8 в базу п-р-и транзистора 3, и подтверждает его предыдущее состояние, f|. транзистор 2 закрывается, так как инжекция дырок в его базу через транзистор 9 отсутствует, тем самым не влияя на состояние it-p-n. транзисгера 3,

Таким образом, образуется трйггерная связь через p-R-p транзисторы 7 и 8 , между п-р-а транзисторами 1 и 3, причем ЯгР-П. транзистор 1 и ПН2-Л транзистор 2 закрываются, а транзистор 3 открывается.

По окончании счетного импульса (на оба счетных входа подается низкий уровень) транзистор 4 закрывается, начинается инжекция дырок через р«И1р-р транзистор 9 в базы Я-р-й. транзисторов 2,3. При этом R-P-41 транзистор 2 открывается, так как п-р-а транзистор 1 закрывается и низкий уровень напряжения появится на эмиттере p-tVp транзистора б, п-р-л транзистор 4 при этом закрывается. В базе n-p-tt транзистора 1 инжекция дырок отсутствует (на эмигтере Р-Ч1-Р транзистора 7 находится вязкий уровень напряжени что подтверждает его состояние. При этом образуются триггерные связи между л-р-а травэисторами 1 и 2.

После ок нчания счетного импульса а-р-п, транзистор 1 и п-р-п транзистор 3 закрывается, а п-р-п транзистор 2 открывается.

По приходу следующего счетного нм пульса работа устройства происходит ана логичным образом, а транзистор 1 нале- няет свое состояние на противоположное. Введение дополнительных транзисторов (Р-областей) в совокупности с новыми

связями позволяет улучшить фактор технологического качества каскада двоичного деления частоты так как, во-первых, удается уменьшить до минимума количество используемых п-р-41 транзисторов, кота и

добавляется четыре р-л-р транзистора, но площадь каждого иа них равна площади коллекторной области Р-областа транзистора, во-вторых, в устройстве удается с(жратить количество внутренних

соединений (9 внутренних связей, без выходных), в-третьих, уменьшаетсй коиичЛтво контактных окон. KftoMa того уменьшается мощность, потребляемая устройством ( 5 источников тока). ;

35

Формула изобретения

Каскад двоичного деления частоты, содержащий первый и-р-ц транзистор, первый коллектор которогосоединен с базой второго п-р-п. транзистора, первый коллектор которого соединен с базой третьего n-p-ft транзистора, база четвертого .,щ транзистора соединена с первым счетным входом, шина питания подключена к эмиттеру пятого многоколлекторного р-л-р транзистора, Коллекторы которого соответственно соединены со вторыми коллекторами первого и второго п-р-Л транзисторов, коллектором третьего п-р-А транзистора, базой и обоими коллекторами четвертого п-р-П транзистора, базы всех p-nrf) и эмиттеры всех fv-p-n транзисторов подключены к шине нулевого потенциала, отличающийся тем, что, с целью улучшения технологичности, в него введены шестой транзистор, эмиттер которого соединен со вторым S коллектором второго и первым коллектором четвертого й.-р-Л транзисторов, эмиттер седьмого р-П-р транзистора соединен с коллектором третьего п-р-я транзистора и вторым счетным входом, коллекторы шестого и седьмого транзисторов подключены к базе первого п-р-л транзистора, эмиттер восьмого р-п-р транзистора соединен со вторым коллектором первого а-р-П. транзистора, эмиттер девятого р-«-р транзистора соединен со вторым коллектором четвертого п-р-а транзистора, первый коллектор девятого и 08 коллектор восьмого р-п-р транзисторов подключены к базе третьего п-р-Л транзистора, второй коллектор девятого транзистора подключен к базе второго п-р-а транзистора. Источники информации, принятые во внимание при экспертизе 1.Аваев Н. А., Дулин В. Н. и -. Наумов Ю. Е. Большие интегральные схемы с инжекционным питанием. М., Советское рааио, 1977, с. 182, рис. 5,15. 2.Заявка Франции № 2267662, кл. Н 03 К 17/30, 1975 (прототип).

т

y+fn

тиг

71И1

J