Схема контроля на четность И @ Л-типа Советский патент 1989 года по МПК H03K19/91 

Изобретение относится к импульсной технике, предназначено для построения систем сбора и обработки информации в БИС на основе инжекционной логики.

Целью изобретения является увеличение быстродействия схемы контроля на четность И Л-типа.

На чертеже представлена схема и контроля на четность И Л-типа.

Схема контроля на четность типа содержит девять многоколлекторных транзисторов 1 - 9 типа п-р-п, девять одноколлекторных транзисторов 10-18 типа п-р-п, десятый, одиннадцатый и двенадцатый многоколлекторные транзистору 19,20,21 типа п-р-п, десятый, одиннадцатый и двенадцатый одноколлекторные транзисторы 22, 23,

2k типа п-р-п, многоколлекторный инжектирующий транзистор 25 типа р-п-р, певять вхопов 26-3 соединены соответственно с базами и первыми коллекторными транзисторов 1-9, вторые коллекторы транзисторов 1-3 соединены с базой транзистора 10, коллектор которого соединен с базой и первым коллектором транзистора 19, а также коллектором транзистора 11, база последнего соединена с четвертыми коллекторами транзисторов 1-9 и коллектором транзистора 12, база которого соединена с третьими коллекторами транзисторов 1-3, вторые коллекторы транзисторов 4-5 соединены с базой транзистора 13, коллектор последнего соединен с базой и первым коллектором транзистора 20,

а также коллектором транзистора k, база которого соединена с четвертыми коллекторами транзисторов 4-6 и коллектором транзистора 15, база послед- него соединена с третьими коплектора- ми транзисторов -6, вторые коллекторы транзисторов соединены с базой транзистора 1б, коллектор которого

22, коллектор которого соединен с выходом 35 и коллектором транзистора 12, база которого объединена с четвертыми коллекторами транзисторов 19-21, а также коллектором транзистора 2Ц, база которого соединена с третьими коллекторами транзисторов 19-21, эмиттеры транзисторов 1-2 соединены с

Изобретение относится к импульсной технике, предназначено для построения систем сбора и обработки информации в больших интегральных схемах на основе инжекционной логики. Целью изобретения является увеличение быстродействия. Схема контроля на четность И²Л-типа содержит двенадцать многоколлекторных и двенадцать одноколлекторных транзисторов типа п-р-п и многоколлекторный инжектирующий транзистор типа р-п-р. Введение одноколлекторных транзисторов типа п-р-п, выполняющих функцию пороговых элементов и инверторов, позволило реализовать новую форму представления логической функции контроля на четность, приведенную в описании изобретения. 1 ил.

соединен с базой и первым коллектором ю шиной нулевого потенциала и базой транзистора 21, а также коллектором транзистора 25, эмиттер которого сое- транзистора 17, база которого соеди- динен с шиной питания 36, а коллек- нена с четвертыми коллекторами транзисторов 7-9 и коллектором транзистора 18, база которого соединена с тре- t5 третьими коллекторами транзисторов 7-9, вторые коллекторы транзисторов объединены с базой транзистора

торы соединены соответственно с базами транзисторов 1-24.

Устройство реализовано в гибридном (арифметико-логическом) базисе, для которого выходная функция F определена следующим образом:

F рЛк,+р2+Гзь О . 2)-ГЗ(Р,+F2+F, S 3),

где F,P4.(A,+Aj+A,i 1) - Р (A.+Az+A, 2 ) Р (А,+А,,+Аз 3);

, (A +Ag+Aft ) Pg(,+Afe 2)- Р, (A +Aj+A b 3); F, Р,ДА,+А8+В - 1 ) P,,(A,+Ag+Bb 2 ) Р,(А,-ьАдТвТЗ) ,

А,-Лд

где + - арифметическая операция суммирования ; 2: - операция сравнения;

сигналы на входах 26-33; В - сигнал на входе 3. В этом соотношении P,P, Р , Р,о - пороговые функции арифметической суммы аргументов А; по порогу единицы;

Р,2 , PS .РЙ ,Р,г - пороговые функции ариф- метичесн;ой суммы аргументов А, по порогу два; РЗ . Рб д г пороговые функции арифметической суммы аргументов А; по порогу три.

В инжекционной логике в качестве элементов, выполняющих арифметическую операцию суммирования, используются токовые повторители (транзисторы 1-9, 19-21 в предлагаемой схеме). В качестве пороговых элементов используются инверторы (в рассматриваемой схеме функцию пороговых элементов выполняют транзисторы 10-18, ). Весовые коэффициенты или требуемое соотношение между входными точками транзисторов задается путем изменения геометрических размеров между базовыми Р- областями п-р-п транзисторов и эмит- терными Р-областями инжектируюи|его транзистора. В предлагаемой схеме, чтобы не загромождать чертеж и облег- чить понимание принципа работы схемы, связь между коллекторами инжектирующего транзистора 25 с элементами схе

шиной нулевого потенциала и базой транзистора 25, эмиттер которого сое- динен с шиной питания 36, а коллек-

торы соединены соответственно с базами транзисторов 1-24.

Устройство реализовано в гибридном (арифметико-логическом) базисе, для которого выходная функция F определена следующим образом:

0

0

5

0

мы показана условно стрелками с указанием значения тока, инжектируемого в данный транзистор, согласно выражению (1). Транзисторы 9-12 совмещают в себе две функции: выполняют операцию сравнения с порог.ом 3 единицы и функцию инверсии, в базах указанных транзисторов реализуются соот ветст- венно функции PS-, , .

коллекторах Р, PU , РО Р9 РЧ п

Р Р 2 гз .

Схема контроля на четность реализует функцию четности в зависимости от значения контрольного разряда следующим образом: При при четном числе . при нечетном числе 1. При реализуется функция нечетности при нечетном числе 1.

8 дальнейшем будем рассматривать принцип работы схемы при .

Предположим, что на входы 26-33 устройства подается следующая комбинация входных сигналов (нечетное число единиц):

А,, А, 0, ,

A,.

В этом случае коллекторные токи транзисторов 1,2, 4,5,6,9 равны входным токам (единице), так как токовые повторители имеют коэффициенты передачи, равные единице по всем коллекторам, а транзисторы 3,7,8 закрыты, так как их входные токи открываются

входными шинами. Следовательно, коллекторами транзисторов 1-9 с баз пороговых транзисторов 10,11,12 отбираются два дискрета тока, с баз транзисторов 13 ,1 +, 1 5 - три дискрета тока, а с баз транзисторов l6,17,l8 один дискрет тока (транзистором 9). Поэтому транзисторы 10, 12 закрыты, транзистор 11 насыщен, т.е. на выходе транзистора 19 формируется сигнал нулевого уровня, который закрывает транзистор 19. Транзисторы 13,1, 15 закрыты, поэтому токовый повторитель 20 открыт (на его входе формируется сигнал высокого логического уровня). Транзистор 16 закрыт, транзистор 18 открыт, т.е. с его базы отбирается лишь один дискрет тока. Открытый транзистор 18 отбирает оставшиеся 1,5 дискрета тока (один дискрет тока с базы транзистора 17 отбирает транзистор 9) с базы транзистора 17, поэтому он закрыт, следовательно, на базе транзистора 21 формируется сиг нал высокого логического уровня, а транзистор 21 открыт. Так как транзистор 19 закрыт, а транзисторы 20, 21 открыты, то с баз транзисторов 22, 23, 2ч отбираются транзисторами 20 и 21 два дискрета тока. В результате этого транзисторы 22 и 2k закрыты, т.к. токи, инжектируемые в их базы, меньше токов, отбираемых транзисторами 20, 21. Транзистор 23 открыт, что приводит к формированию на выходе 35 нулевого логического уровня .

Если на входы 26-31 устройства подается четное число единиц, например А,, , то при такой комбинации транзистор 10 открыт, транзистор 12 открыт, последний своим коллектором закрывает транзистор 11, поэтому на входе транзистора 19 формируется низкий логический уровень. Транзистор 13 открыт, поэтому транзистор 20 закрывается. Так как с баз транзисторов 1б,17, 18 отбираются открытыми транзисторами 7,Ь,9 три дискрета тока, то транзисторы 16,17, 18 закрыты, а на входе транзистора 21 имеется высокий логический уровень. Следовательно, транзисторы 19, 20 за- закрыты, а транзистор 21 отбирает с баз транзисторов 22,23,24 по одному дискрету тока. Поэтому транзистор 22 закрывается, транзистор 2Ц насыщен и своим коллектором закрывает транзистор 23. На выходе 35 устройства бу

0

5

0

5

5

0

5

0

0

5

дет сформирован сигнал высокого логического уровня .

Таким образом, предлагаемое устройство реализует требуемую функцию контроля на четность.

Реализация нового представления логической функции контроля на четность путем введения четырех одно- коллекторных транзисторов и организации новых связей позволило не менее чем в 1,5 раза увеличить быстродействие схемы за счет использования только транзисторов п-р-п.

Формула изобретения

Схема контроля на четность типа, содержащая двенадцать многоколлекторных, восемь одноколлектбрных транзисторов типа п-р-п и многоколлекторный инжектирующий транзистор типа р-п-р, эмиттер которого соединен с шиной питания, а коллекторы и база - соответственно с базами и эмиттерами многоколлекторных и однокол- лекторных транзисторов и общей шиной, базы и первые коллекторы девяти многоколлекторных транзисторов соединены с соответствующими девятью входами, вторые коллекторы первого, второго, третьего, затем четвертого, пятого, шестого, а также седьмого, восьмого, девятого многоколлекторных транзисторов соединены соответственно с базами первого, затем второго, а также третьего одноколлекторных транзисторов, третьи коллекторы первого, второго, третьего, затем четвертого, пятого, шестого, а также седьмого, восьмого, девятого многоколлекторных транзисторов соединены соответственно с базами четвертого, затем пятого, а также шестого одноколлекторных транзисторов, вторые и соответственно третьи коллекторы десятого, одиннадцатого и двенадцатого многоколлекторных транзисторов соединены с базами седьмого и соответственно восьмого одноколлекторных транзисторов, коллекторы первого, второго и третьего одноколлекторных транзисторов соответственно соединены с базами и первыми коллекторами десятого, одиннадцатого и двенадцатого многоколлекторных транзисторов, коллектор седьмого одноколлек- торного транзистора соединен с выходом, отличающаяся тем, что, с целью увеличения быстродейстВИЯ, в нее введены девятый, десятый, одиннадцатый и двенадцатый однокол- лекторные транзисторы, коллекторы которых соответственно соединены с коллекторами первого, второго, третьего и седьмого одноколлекторных транзисторов, дополнительные четвертые коллекторы первого, второго, третьего, затем четвертого, пятого, шестого, а также седьмого, восьмого, девятого, десятого, одиннадцатого, двенадцато0.51,5

го многоколлекторных транзисторов объединены соответственно с базами девятого,затем десятого, а также одиннадцатого и двенадцатого одноколлекторных транзисторов, коллекторы четвертого, пятого, шестого и восьмого одноколлекторных транзисторов соединены соответственно с базами девятого, десятого, одиннадцатого и двенадцатого одноколлекторных транзисторов.

0.51,5