ДВУХУСТОЙЧИВЫЙ ЭЛЕМЕНТ Советский патент 1997 года по МПК H03K3/286 

Изобретение относится к импульсной технике и может быть использовано при разработке запоминающих и счетных устройств автоматики и вычислительной техники.

Известно устройство, устойчивое к внешним воздействиям, содержащее статический триггер, две последовательные RC-цепи, являющиеся конденсаторными элементами памяти и два элемента совпадения; прямой и инверсный выходы статического триггера через соответствующую RC-цепь и элемент совпадения соединены соответственно с его входом установки и входом сброса, а управляющие входы элементов совпадения соединены со счетным входом статического триггера. Элемент совпадения состоит из двух последовательно соединенных транзисторов, эмиттер первого транзистора соединен со входом и через резистор с общей шиной, а база подключена к общей шине, база второго транзистора через резисторы соединена с управляющим входом и с эмиттером первого транзистора, коллектор второго транзистора соединен с выходом и через резистор подключен к источнику питания [1]
Одним из недостатков данной схемы является ее сложность, заключающаяся в необходимости использования двух конденсаторных элементов памяти и в специфике структуры элемента совпадения, вытекающей из функционала устройства. Другим недостатком указанной схемы является отсутствие удерживающего потенциала на одном из входов триггера (R или S) в режиме хранения информации, что делает статический триггер чувствительным к помехам по тактовому входу и приводит к появлению помеховых импульсов на его выходах. Это обстоятельство делает затруднительным использование указанной схемы в составе счетных устройств.

Наиболее близким техническим решением к данному изобретению является двухустойчивый элемент, содержащий триггер и два элемента совпадения, первые входы которых соединены с управляющей шиной двухустойчивого элемента, информационная шина двухустойчивого элемента соединена с тактовым входом триггера, прямой и инверсных выходы которого соединены со вторыми входами, соответствующими входами сброса и установки триггера, причем между выходами элементов совпадения включена последовательная RC-цепь, являющаяся конденсаторным элементом памяти [2] Указанной схеме присущи следующие недостатки. Во-первых, для изменения состояния двухустойчивого элемента требуется значительное время для подготовки схемы к переключению и последующего восстановления элемента памяти; в результате схема имеет недостаточную помехозащищенность в условиях внешних воздействий (высокую вероятность потери состояния). Другим недостатком известного устройства является то обстоятельство, что в процессе разряда конденсатора памяти на установочных входах триггера формируются выбросы напряжения, которые при отсутствии ограничения их амплитуды могут привести к нарушению режима работы и отказу схемы.

Целью изобретения является повышение надежности работы и помехозащищенности двухустойчивого элемента.

Для достижения поставленной цели в двухустойчивом элементе, содержащем триггер, конденсаторный элемент памяти и два элемента совпадения, первые вход которых соединены с управляющей шиной, выходы соответственно соединены с входами сброса и установки триггера, тактовый вход которого соединен с информационной шиной, прямой и инверсный выходы триггера соответственно подключены к входам конденсаторного элемента памяти, выходы которого соединены со вторыми входами соответствующих элементов совпадения, причем конденсаторный элемент памяти содержит конденсатор, включенный между выходами, которые через два резистора соединены с соответствующими входами.

Благодаря такому включению элементов, конденсаторный элемент памяти всегда подключен к выходам триггера и перезаряжается всегда после подключения триггера в новое состояние независимо от потенциала на управляющей шине. В результате время, затрачиваемое на переключение двухустойчивого элемента, связанное с изменением заряда на конденсаторе памяти, уменьшается и соответственно увеличивается помехозащищенность устройства.

Кроме того, поскольку в предлагаемом устройстве отсутствует ток разряда конденсатора памяти, протекающий через выходное сопротивление триггера к источнику питания, на входах элементов совпадения отсутствуют выбросы напряжения, превышающие величину напряжения питания. Следовательно, нет необходимости в принятии дополнительных защитных мер, исключающих нарушение режима работы микросхем, то есть надежность такой схемы выше.

Структура конденсаторного элемента памяти зависит от величины выходного сопротивления триггера. Если триггер обладает большим выходным сопротивлением (что характерно, например, для схем ТТЛ-логики), конденсаторный элемент выполнен в виде последовательной RC-цепи, причем прямой и инверсный выходы триггера соединены непосредственно со вторыми входами соответствующих элементов совпадения, последовательная RC-цепь подключена между вторыми входами элементов совпадения. Если триггер обладает малым выходным сопротивлением (что характерно, например, для схем с дополняющими МДП-структурами), конденсаторный элемент представляет собой конденсатор и два резистора, причем прямой и инверсный выходы триггера через соответствующий резистор соединены со вторыми входами соответствующих элементов совпадения, а конденсатор подключен между вторыми входами элементов совпадения.

Схемы, реализующие двухустойчивый элемент представлены на фиг. 1,2.

На фиг. 1 представлена схема двухустойчивого элемента на базе микросхем с большим выходным сопротивлением (схемы ТТЛ-логики). На фиг. 2 представлена схема духухстойчивого элемента на базе микросхем с малым выходным сопротивлением (схемы с дополняющими МДП-структурами).

Информационная шина 1 двухустойчивого элемента (фиг. 1) соединена с тактовым входом триггера 2, выходы сброса и установки которого соединены с выходами соответственно первого 3 и второго 4 элементов совпадения, первые входы которых соединены с управляющей шиной 5 двухустойчивого элемента. Прямой и инверсный выходы триггера 2 соединены со вторыми входами соответственно первого 3 и второго 4 элементов совпадения. Конденсаторный элемент памяти 6, состоящий из последовательно соединенных конденсаторов 7 и резистора 8 подключен между вторыми входами элементов совпадения 3, 4.

Схема фиг. 2 отличается тем, что конденсаторный элемент памяти содержит конденсатор 7 и два резистора 8, 9, при этом прямой выход триггера 2 через резистор 8 соединен со вторым входом элемента совпадения 3, инверсный выход через резистор 9 со вторым входом элемента совпадения 4. Конденсатор 7 подключен между вторыми входами элементов совпадения 3 и 4.

Двухустойчивый элемент работает следующим образом.

В исходном состоянии триггер 2 (см. фиг. 1) находится в состоянии логического нуля, на информационной шине 1 присутствует уровень логической единицы, на управляющей шине 5 разрешающий потенциал, обеспечивающий режим хранения информации в триггере, уровень логического нуля с прямого выхода триггера 2 через элемент совпадения 3 транслируется на R-вход триггера 2, принудительно удерживая триггер в состоянии логического нуля. Конденсатор 7 элемента памяти 6 через резистор 8 и выходное сопротивление закрытого плеча триггера заряжен до величины напряжения питания.

Для переключения двухустойчивого элемента необходимо подать запрещающий потенциал на управляющую шину 5, при этом удерживающий потенциал на R-входе триггера 2 снимается и триггер 2 подготавливается к переключению. При подаче на информационный вход 1 уровня логического нуля триггер 2 переключается в состояние логической единицы. Конденсатор 7 начинает перезаряжаться через резистор 8 и выходное сопротивление триггера 2, при этом на прямом выходе триггера 2 в первый момент времени управляющее напряжение составляет:

где E напряжение питания;
R сопротивление резистора 8, 9;
R_k сопротивление резистора коллекторной нагрузки выходного транзистора триггера 2.

При R_k=R напряжение U=0.

Нулевой потенциал присутствует также и на инверсном выходе триггера. Трансляция этих потенциалов на R и S входы триггера 2 запрещается элементами совпадения 3, 4. После перезаряда конденсатора 7, напряжение на прямом выходе триггера 2 достигнет уровня логической единицы; запрещающий потенциал на управляющей шине 5 снимается, при этом уровень логического нуля с инверсного выхода триггера 2 через элемент совпадения 4 поступает на S вход триггера, принудительно удерживая его в состоянии логической единицы. В режиме хранения информации, когда на шине управления 5 присутствует разрушающий потенциал, импульс внешнего воздействия, пытающийся изменить состояние триггера 2 вызывает на соответствующем R или S входе появление нулевого потенциала, возвращающего триггер 2 в состояние, которое он имел до воздействия.

Особенностью схемы фиг. 1 является кратковременное появление импульсов логического нуля одновременно на R и S входах триггера 2; при этом потенциалы на обоих его выходах стремятся приобрести состояние логической 1. Следовательно и потенциалы R, S входов триггера 2 так же будут стремиться приобрести состояние логической единицы. В случае, если пороги переключения триггера 2 по R и S входам имеют небольшой разброс, то за счет разной скорости нарастания потенциалов на R и S входах триггер 2 переключается в состояние, которое он имел до воздействия.

Особенностью работы схемы фиг. 2 является то, что в процессе восстановления состояния триггера потенциалы на его R и S входах одновременно не принимают значений, являющихся для триггера переключающими. Вследствие этого схема работоспособна при больших разбросах параметров элементов.

1. Двухустойчивый элемент, содержащий триггер, конденсаторный элемент памяти и два элемента совпадения, первый входы которых соединены с управляющей шиной, выходы соответственно соединены с входами сброса и установки триггера, тактовый вход которого соединен с информационной шиной, отличающийся тем, что, с целью повышения надежности и помехозащищенности устройства, прямой и инверсный выходы триггера соответственно подключены к входам конденсаторного элемента памяти, выходы которого соединены с вторыми входами соответствующих элементов совпадения.

2. Элемент по п.1, отличающийся тем, что конденсаторный элемент памяти содержит конденсатор, включенный между выходами, которые через два резистора соединены с соответствующими входами.

1. Двухустойчивый элемент, содержащий триггер, конденсаторный элемент памяти и два элемента совпадения, первый входы которых соединены с управляющей шиной, выходы соответственно соединены с входами сброса и установки триггера, тактовый вход которого соединен с информационной шиной, отличающийся тем, что, с целью повышения надежности и помехозащищенности устройства, прямой и инверсный выходы триггера соответственно подключены к входам конденсаторного элемента памяти, выходы которого соединены с вторыми входами соответствующих элементов совпадения. 2. Элемент по п.1, отличающийся тем, что конденсаторный элемент памяти содержит конденсатор, включенный между выходами, которые через два резистора соединены с соответствующими входами.