Аналоговое множительное устройство Советский патент 1981 года по МПК G06G7/16 

I

Изобретение относится к электрическим вычислительным устройствам с логарифмическим преобразованием сигналов и может быть использовано в аналоговых вычислительных машинах.

Известномножительное устройство, содержащее пару логарифмических преобразователей сумматор, блоки потенцирования и управления fl .

Однако это устройство обладает малым диапазоном входных сигналов.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому является аналоговое множительное устройство, Ьодержащее первый и второй логарифмические преобразователи, выходы которых соединены с соответствующими входами аналогового сумматора, выход которого подключен ко входу антилогарифмического преобразователя,инвертор Г2

Недостатком этого устройства является сравнительно небольшой диапазон изменения входных сигналов..

Цель изобретения - расширение диапазона входных сигналов.

Поставленная цель достигается тем, что в устройство введены первый и второй блоки вьщеления модуля, первый и второй усилители-ограничители, сумматор по модулю 2 и первый и второй , причем входы первого и второго блоков выдапения модуля соединены соответственно со входами первого и второго усилителей-ограничителей и являются входами устройства, выходы первого и второго блоков выделения модуля подключены ко входам первого и второго логарифмических преобразователей соответственно, выходы первого и второго усилителей-ограничителей присоединены к соответствующим входам сумматора по модулю 2, выход которого подключен к управляющим входам первого и второго ключей, выход антилогарифмического преобразователя соединен с одним выводом первого ключа, второй вывод которого является выходом устройства, выход антилогарифмического преобразователя через последовательно соединенные инвертор и второй ключ подключен ко второму выводу первого ключа.

На чертеже изображена функциональная схема аналогового множительного устройства.

Устройство содержит первый и второй блоки I и 2 выделения модуля, первый и второй усилители-ограничители 3 и 4, сумматор 5 по модулю 2, первьй и второй логарифмические, преобразователи 6 и 7, аналоговый сз мматор 8, антилогарифмический преобразователь 9, инвертор 10, первый и второй ключи П и 12, первы и второй входы 13 и 14 и выход 15 устройства.

Перемножаемые сигналы с первого и второго входов 13 и 14 поступают одновременно на входы первого и второго усилителей-ограничителей 3 и 4 и первого и второго блоков 1 и 2 выделения модуля. Первый и второй блоки 1 и 2 вьщеления модуля без изменения пропускают положительные и инвертируют отрицательные значения входных сигналов.

Преобразованные сигналы лога рифмируются первым и вторым логарифмическими преобразователями 6 и 7, подобранными с одинаковыми характеристиками, суммируются аналоговым сумматором 8 и потенцируют.ся в антилогарифмическом преобразователе 9.

Первый и второй усилители-ограничители 3 и 4 в зависимости от ппляркости входных сигналов формируют дв потенциала, причем отрицательному значению сигнала соответствует уровень логического О, а положительному - логической 1. Эти потенциалы поступают на входы сумматора 5 по ; модулю 2..

При совпадении знаков входных сигналов этого блока на управляющие .входы первого и второго ключей 11 и 12 поступает сигнал логического 0. Первый ключ замыкается, а второй .ключ 12 размыкается и выход антилогарифмического преобразователя 9 непосредственно подключается к выходу 15.

В случае несовпадения знаков на выходе сумматора 5 по модулю 2 формируется сигнал, соответствующий логической 1, первый ключ 11 размыкается, а второй ключ 12 замыкается. В результате чего выходное напряжение аналогового множительного устройства инвертируется по отношению к выходу антилогарифмического преобразователя 9.

Таким образом, предлагаемое аналоговое множительное устройство .способно перемножать знакопеременные сигналы, а величины входных сигналов увеличиваются почти в два раза по сравнению с известным устройством.

Формула изобретения -.Аналоговое множительное устройство, содержащее первый и второй логарифмические преобразователи, выходе- которых соединены с соответствующими входами аналогового сумматора, выход которого подключен ко входу антилогарифмического преобразователя, инвертор, о т л н ч а.ю щ е е с я тем, что, с целью расширения диапазона входных сигналов, в него введены первый и второй блоки выделения модуля, первый и второй усилители-ограничители, сумматор по модулю 2 и первый и второй ключи, причем входы первого и второго блоков выделения модуля соединены соответственно со входами первого и второго усилителей-ограничителей и яв.ляются входами устройства, выходы первого и второго блоков выделения модуля подключены ко входам первого и второго логарифмических преобразователей соответственно, выхоДы первого и второго усилителей-ограничителей присоединены к соответствующим входам сумматора по модулю 2, выход которогр подключен к управляюш(им входам первого и второго Knjg4eft, выход антилогарифмического преооразователя соединен с одним выводом первого ключа, второй вывод которого является выходом устройства, выход антилогарифмического преобразователя через последовательно соединенные инвертор и второй ключ пoдключeнV ко второму выходу первого ключа.

Источники информации, принятые во внимание при экспертизе

1.Патент Японии № 47-6781, кл. 97(8), В 12, опублик. 1972.

2.Авторское свидетельство СССР № 586465, кл, G Об G 7/16, 1975. (прототип). i