Устройство для синхронизациипЕРЕдАчи иНфОРМАции Советский патент 1981 года по МПК G06F3/04 

1

Изобретение относится к вычислительной технике и передаче данных и может быть использовано, например, в системах передачи данных.

Известны устройства для сопряжения содержащие блок согласования с каналами, два приемных блока, пороговый блок, блоки измерения, элементы И и ИЛИ, дешифраторы, коммутатор, решающий блок и счетчик pj .

Недостаток таких устройств - большие аппаратурные затраты.

Наиболее близким к предлагаемому по технической сущности является устройство для синхронизации ввода ин- ,5 формации из канала связи, содерт жащее дешифратор, счетчик состояний, распределитель, выходами соединенный со входами соответстйующих регистров констант скорости, приз- д каков, рассогласования частот и регистров времени, выходы которых соединены с соответствующими входами сумматора третьим входом подключенный к выходу блока анализа рассогласований и входу счетчика 2 .

Недостаток известного устройства состоит в больших аппаратурных зат- ратах -и ограниченной области применения, так как оно не позволяет осуществлять передачу по синхронному каналу при временном разделении каналов синхронной и асинхронной информации .

Цель изобретения - сокращение аппаратурных затрат.

Поставленная цель достигается тем, что в устройство, содержащее полусумматор, соединенный первым входом через регистр задержки с выходом коммутатора, счетчик строк и дешифратор кодовых комбинаций, введены генератор псевдослучайной последовательности, группа элементов И шифратор синхрокода и блок буферной памяти, причем группа выходов генератора псевдослучайной последовательности соединена с группой входов дешифратора кодовых

комбинаций, а выход - со вторым входом полусумматора, выход которого является выходом устройства, первые входы элементов И группы соединены с соответствующими выходами дешифратора кодовых комбинаций и выходами счетчика строк, выходы которого подключены ко вторым входам соответствующих элементов И группы, выходами соединенных С соответствующими входами шифраторов синхрокода, и управляющими входами коммутатора и блока буферной. памяти, информационный вход которого является входом асинхронной информации устройства, а информационный вых соединен с первым информационным вхо дом коммутатора, вторым информационным входом подключенного к выходу ши ратора синхрокода и входу синхронной информации устройства. На чертеже представлена блок-схема предлагаемого устройства. Устройство содержит генератор 1 псевдослучайной последовательности, дешифратор 2 кодовых комбинаций, эле менты И 3 группы, счетчик 4 строк, шифратор 5 синхрокода, блок 6 буферной памяти, коммутатор 7, регистр 8 задержки и полусумматор 9. Устройство работает следующим образом. Ниже под тактом понимается интервал времени, соответствующим одному символу псевдослучайной последовательности или одной кодовой комбинации генератора 1 под строкой - последовательный двоичный код, длина которого точно соответствует длине псевдослучайной последовательности (ПСП); содержание строки определяется операцией синхронного суммирования по модулю два информации и ПСП а при отсутствии суммирования содержание представляет собой чистую ПС Кадр обозначает детерминированную совокупность строк, а столбец - порядковый номер такта, или кодовый комбинации генератора 1, повторяющийся от строки к строке в пределах кадра. Подаваемый кадр разбит на фрагменты, регламентированные по строкам и столбцам, в пределах которых осуществляется суммирование по модулю два информации и ПСП. Дпя осуществле ния подсинхронизации на приемном кон це определенная совокупность столбцов отводится для передачи чистой

ПСП, а для разделения кадров в одной из строк (например, первой) отводится несколько тактов для передачи синхрокода.

Генератор 1 вьщает п -разрядные циклически повторяющиеся кодовые комбинации, необходимая часть из которых дешифрируется с помощью дешифратора 2, с выхода которого снимаются унитарные сигналы, регламентированные по тактам (столбцам) , и поступают на первые входы элементов И 3, построенных в виде матрицы совпадения. Один из сигналов дешифратора 2 условно принимается за столбец начала (или конца) строки и поступает на счетчик строк 4, а с его выхода - на вторые входы элементов И 3. С выхода элементов И 3 снимаются сигналы, регламентированные по столбцам и строкам кадра, которые определяют очередность, начало и конец передачи различных каналов информации в отведенных для них фрагментах кадра. Указанные сигналы поступают на запуск шифратора 5, управление блока 6 и на управляющие входы коммутатора 7. Двоичная информация с выхода шиф- ратора 5 для каналов синхронной информации, непосредственно для каналов асинхронной, информации, через блок 6 поступает на информационные входы коммутатора 7, с помощью которого осуществляется преобразование структуры из многоканальной в одноканальную с временным разделением каналов. Блок 6 осуществляет накопление информации с асинхронных, каналов с последующим ее считьшаннем в темпе работы генератора 1. В случае, если поток асинхронной информации идет непрерывно, блок 6 может содержать два полукомплекта, работающих одновременно и поочередно на запись и на считывание. Информация с выхода коммутатора 7 через регистр 8 поступает на первый вход полусумматора 9. Регистр 8 предназначен для устранения влияния набега задержки сигнала за счет конечного быстродействия предыдущих цепей. Обычно это осуществляется путем дополнения набега задержки до момента начала следующего такта, поэтому сигналы, формируемые, элементами И 3, имеют необходимое опережение по тактам. Информация в полусумматоре 9 складывается по модулю два с ПСП и вьщается