Устройство для отображения информации на экране телевизионного индикатора Советский патент 1989 года по МПК G09G1/16 

I

Изобретение относится к автома и- ке и вычислительной технике и может быть использовано в устройствах для отображения информации;, выводимой из ЭВМ.

Цель изобретения - повьшюние быстродействия устройства,,

На чертеже представлена функциональная блок-схема уст эойства.

Устройство содержит генератор 1 импульсов, первый сч етчик 2 тактов, шифратор 3 распределеш-гя импульсов, шифратор 4 обрсщения, первьй элемент И 5, счетчик 6 ад,ресоа1 регенерации, второй элемент И 7, счетчик 8 ,адре- сов воспроизведения, рагистр 9 данных, регистр 10 адреса, блок 1 памяти, телевизионный индикатор 12, триггер 13 чтения, триггер 14 записи, первый элемент 5ШИ ЛБ, коммуI a- тор 16 адресов, буферные регистры воспроизведения 17 и выходных й, коммутатор 19 импульсов последовательности элементов в строке, триггер 20 управления циклом, шифратор 21 адреса, счетчик 22 номера элемента в строке, триггер 23 синхрони;ш- ции, делитель 24 частоты, триггер 25 приоритета, второй счетчик 26 тактов второй, третий 28 э,пе:менты , третий 29 и четвертый 30 элемент И.

2

По входу 31 подаются сигналы управления от внешнего источника, например ЭВМ (не; показан), по входу 32 - входной код данных, по входу 5 33 - входной код адреса данных, на выходе 34 - выходной код данных, 35 - выходной сигнал признака цикла записи-чтения в ЭВМ (приемник информации на чертеже не показан). Позициями 216-90 обозначены входы и выходы блоков устройства,

Устройство работает следукядим образом.

Во время прямого хода луча в устройстве организованы частичные циклы обращения (чтения или записи) к блоку 11 памяти. Во время четного частичного цикла происходит чтение ий- , формации для возобновления изображения на экране индикатора 12} во время нечетного частичного цикла - запись-чтение от внешних источников информации или регенерация. Таким об- „.с разом, чтение для восстановления

изображения и запись-чтение от внешних источников информации или регенерация происходят в непересекакшщеся отрезки времени, т.е. между указан- .„ ными процедурами, не возникает конф15

20

30

ликтных ситуаций в процессе обраще- шя к 6,, юку 11 памяти.

Во время обратного ггода устройство работает следующим образом.

Триггер 20 по входу 42 импульсами обратного хода по строке и по кадру устанавливается в нуль, что для устройства аналогично нечетному частичному циклу во время прямого хода луча. Импульсами обратного хода по строке и по кадру с помощью элемен-. та И 30 отключается выход триггера 23 синхронизации, а укороченными .им- пульсами обратного хода по строке и по кадру с помощью элемента И 30 вход триггера 25 подключается к выходу элемента ИЛИ 15 Укороченные импульсы обратного хода короче по длительности импульсов обратного хода минимум на время одного собственси-чтения информации, и с входа 31 поступает на в5сод установки в нуль триггера 25.

Во время обратного хода луча работа устройства синхрониэируатся асинхронными сигналами записи-чтения от внешних источников информации, т.е. передним фронтом импульса с выхода элемента 29 через элемент ИЛИ 28 происходит сброс в нуль делителя 24 частоты и второго счетчика 26 тактов. Выходной код счетчика 26 поступает на вход 61 шифратора 4, в котором

он преобразуется в управляющие сигналы выбора строк, столбцов и записи чтения для блока 11 памяти. Сброс делителя 24 и счетчика 26 осуществляется также через элемент ИЛИ 28 в нача

Изобретение относится к автоматике и вычислительной технике и мо- жет быть использовано в устройствах для отображения информации, выводимой из ЭВМ. Цель изобретения - повышение быстродействия устройства. Уст

ного минимального времени цикла обра- 20 прямого хода луча передним фронщения блока 11 памяти. Тем самым внешнее устройство имеет возможность закончить цикл обращения к блоку i1 памяти до перехода устройства к работе в режиме частичных циклов.

При отсутствии записи-чтении информации от внешних источников информации происходит регенерация содержимого блока 1I памяти. Асинхронные сигналы записи-чтения от внешних источников информации, которые с входа 31 поступают на вход 46 установки в единицу триггера 13 или на вход 47 триггера 14, запоминаются указанными триггерами и по входам 48 и 49 через элемент ИЛИ 15 и вход 89 поступают на вход установки в единицу триггера 25. После установки триггера 23 в единицу происходит запись-чтение информации от внешних источников инфор- 40 довательньгх обращений к блоку 11 па:Мации в блок 11 памяти. Единичный сигнал с выхода триггера 25 через элемент ИЛИ 27 поступает на вход 52 ; элемента И 5, блокируя счетные плюс единицы на его выходе, на вход 53 ре- гистра iS, разрешая запись информации с выхода блока 11 памяти в ре- гистр 18 при чтении во внешние источ- даки информации, на вход 45 шифратора 21, которьш через коммутатор 16 подключает к адресной шине блока 11 памяти регистр 10, на выход 35 - признак готовности к очередной записи-чтению во внешние источники информации .

Триггер 25 сбрасывается в нуль задним фронтом сигнала Обмен, который вырабатывается внешними источниками информации на время цикла запи5

0

5

том импульса прямого хода луча. Так как запись-чтение информации от внешних источников информации в блок 1 памяти может прервать еще незаконченный цикл регенерации по какому-то адресу, цикл регенерации по этому адресу необходимо повторить. С этой целью импульс записи-чтения с выхода элемента И 39 поступает на вычитающий вход счетчика 6 адреса регенерации, т.е. при каждом обращении к блоку И памяти от внешних источников информации происходит уменьшение на единицу содержимого счетчика 6, так как для записи-чтения от внешних источников информации в блок 11 памяти должно поступить три команды, одна из которых является циклом обращения к блоку 11 памяти. Из трех послемяти в наихудшем случае отводится два цикла для регенерации.

Таким образом изобретение обеспечивает повьш1ение быстродействия устройства за счет исключения частичных циклов обращения во время обратного хода луча развертки.

Формула изобретения

Устройство для отображения информации на экране телевизионного индикатора, содержащее генератор импульсов, первый счетчик тактов, шифратор распределения импульсов, шифратор обращения, первьй и второй элементы И, счетчик адресов регенерации, счетчик адресов воспроизведения, регистр данных, регистр адреса, блок памяти.

триггер чтения, триггер записи, вый элемент ИЛИ, коммутатор адресов, буферные регистры воспроизнедения и выходных данных, коммутатор импульсов последовательности элементов к строке, триггер управления циклом,, шифратор адреса, счетчик номера элг- ментов в строке 5 триггер синхронизации, делитель частоты, ныход которого подключен к входу Ус:таноБка единицы, триггера управления и.иклом и первым входам первого и второго зла- ментов Hj выход генератора иьшульсов соединен с тактовыми входами; делитз- ля частоты, первого счв гчика тактов и счетчика номера элемента в строке, выход которого подклгс чен к первому :информационному входу К01ммугатора импульсов последовательности элементов в строке, второй информационный вход которого соединен о выходом бу- .ферного регистра воспроизведения, информационный вход которого и информационный вход буферного регистра выходных данных подключены к выходу блока памяти, адресньш вход которого соединен с выходом коммутатора адресов, первый информационшда вход которого подключен к выходу счетчика адресов регене:ое.ции, такто- вьй вход которого соединен с выходом первого элемента И, вход которого, тактовый вход буферного регистра выходных данных, инфор мацнонньш вход Шифратора адреса., :зходы Установка нуля триггеров чтения и записи и первый информапконяьй вход шифратора обращения являются: выходом сигнала готовности устройства, информационным выходом которэг о является выход буферного ре.гист):1а вькодшэгх данных, вход управления г-.аписью кото- рого, вход управления записью буферного регистра воспроизведения, управ- ляющий вход шифратора об)а1цения9 вход Установка нуля триггера синхронизации, третий Е;ХОД первого эге- мента И, второй вход второго элемента И и управляющий вход вшфратора адреса подключены к выходу триггера управления циклом,, вход Установка. нуля которого, входы сброса счетчиков адресов воспроизнедения и номера элемента в строке и входы сик- хронизаиди телевизионного индикатора соединены с первым выходом :шифратс)ра распределения импульсов,, вход которого подключен к вькоду первого счетчи10

15

25

1462Д086

ка тактов, выход шифратора адреса соединен с управляю1г им входом коммутатора адресов, второй информационный вход которого подключен к выходу счетчика адресов воспроизведения, тактовый вход которого соединен с выходом второго элемента И, третий информационньй вход коммутатора адресов подключен к выходу регистра адреса, управляющий вход которого, управляющий вход регистра данных, пер- вьй вход первого элемента ИЛИ и второй информационный вход шифратора обращения соединены с выходом триггера записи, вход Установка единицы триггера синхронизации подключен к выходу первого элемента ИЛИ, второй вход которого, третий информационный вход 9Q шифратора обращения и стробирующий вход буферного регистра выходных дан- itbix соединены с выходом триггера чтения, вход Установка единицы которого и вход Установка единицы триггера записи являются входом сигнала управления обменом устройства, адресует и информационным входами которого являются информационные входы соответственно регистра адреса и регистра данных, выход регистра данных подключен к информационному входу блока памяти, управляющий вход которого соединен с выходом шифратора обращения, выход коммутатора импульсов последовательности элементов в строке подключен к видеовходу телевизионного индикатора, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит триггер приоритета, второй счетчик тактов, второй элемент ИЛИ, третий 21лемент ИЛИ, третий элемент И, четвертый элемент И, выход которого соед1- нен с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу триггера приоритета, вход Установка единицы которого, первьй вход третьего элемента ИЛИ и вход сброса счетчика адресов регенерации соединены с выходом третьего элемента И, первьй вход которого подключен к выходу первого ©ле- мента ИЛИе второй вход третьего элемента И соединен с вторым выходом шифратора распределения импульсов, первый выход которого подключен к первому входу третьего элемента ИЛИ и к первому входу четвертого элемента И, второй вход которого соединен

30

ЗБ

40

45

50

55

1 14624088

с выходом триггера синхронизации,рого счетчика тактов подключены к

выход второго элемента ИЛИ подключенвыходу третьего элемента ИЛИ, выход

к входу Установка нуля триггерагенератора импульсов соединен с так-

чтения, вход Установка нуля тригге-- товым входом второго счетчика тактов,

ра приоритета соединен с входом Ус-выход которого соединен с четвертым

тановка единицы триггера чтения,информационным входом шифратора обравходы сброса делителя частоты и вто-щений.