Устройство для сравнения кодов Советский патент 1981 года по МПК G06F7/04 

(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ КОДОВ

1

Изобретение относится к цифровой технике и может найти применение в ядерной электронике при построении многоканальных мажоритарных схем совпадений с цифровым отбором числа сработавших каналов регистрации.

Известны пороговые детекторы из N наносекундного диапазона, основанные на преобразовании естественного числа М поступивших входных сигналов в двоичный код и последующем его анализе посредством соответствующих комбинационных схем, которые в вычислительной технике относят к схемам сравнения кодов. В этом устройстве число сработавших М из N каналов () преобразуется в четырехразрядный двоичный код (М 8) и через- три логических элемента И, связанных с тремя младшими по весу выходами дешифратора, подаетсяна входы трехразрядного дешифратора. Вторые сигнальные входы этих; элементов И подключены к инверсному, старшему по весу, четвертому выходу шифратора, к прямому выходу которого подключен один из выходных вентилей декодирующей схемы с приоритетом. Устройство содержит также механический переключатель, с помощью которого устанавливается порог селектируй/ щих комбинаций Ll.

Недостатком .такого устройства -является его схемная сложность.

Наиболее близким к изобретению является устройство для сравнения кодов, содержащее декодирующий узел с приоритетом, построенный на логических элементах И, И-НЕ и ИЛИ. Схе10ма этого узла при наличии на его (п+1) входах определенной кодовой комбинации, соответствующей наличию логических сигналов на М из входах шифратора,выдает логические

15 сигналы на М своих выходах, начиная с первого своего выхода. Устройство содержит также два механических переключателя и пропускатель логических сигналов с входом запрета.

20 с помощью первого переключателя сигнальный вход пропускателя подключается к тому выходу декодирукядего узла,который выдает логический сигнал при условии, что не менее чем на М

25 JJ3 N 2 входных кандалов шифратора поступают логические сигналы,. Таким образом устанавливается нижняя граница, селектируемой кодовой комбинации. С помощью второго переключателя вход

30 запрета пропускателя логических сигналов подключается к тому выходу декодирующего узла, который выдает сигнал при условии, что на (М+к) из N входных каналов шифратора поступают логические сигналы. Таким образом устананпивается верхняя граница селектируемой кодовой комбинации 2.

Недостатки известного устройства заключаются в необходимости использования в каждом конкретном случае специфических схемных решений при построении схемы декодирующего узла, в появлении на выходе порогового детекторй неверных импульсов короткой длительности по время переходных состояний на выходах кодировщика. В то же время задание границ кодовой комбинации с помощью механических переключателей является существенным недостатком как с точки зрения обеспечения необходимой помехоустойчивости устройства (в случае анализа наносекундных импульсов), так с точки зрения обеспечения надежной работы устройства.

Кроме того, недостатком является отсутствие возможности задания границ кодовой комбинации программным путем.

Цель изобретения - повышение помехозащищенности устройства и расширение его области применения за счет заданий границ кодовых комбинаций программным путем.

Поставленная цель достигается тем, что в устройстве, содержащем шифратор, два селектора-мультиплексора, каждый из которых состоит из элементов И, ИЛИ, ИЛИ/ИЛИ-НЕ, причем . каждый i-и информационный вход селектора-мультиплексора, где i 1,2,..., п, соединен с первым входом i-ro элемента И, выход каждЬго из которых подключен к i-му входу элемента ИЛИ выход которого соединен с выходом селектора-мультиплексора, j-й адресный вход селектора-мультиплексора, где j l,2,...,m, m , подключен-к входу j-ro элемента ИЛИ/ИЛИНЕ, причем прямой выход казвдого j-ro элемента ИЛИ/ИЛИ-НЕ соединен с (j+l)-MH входами . (1,2,..., ),

каждого j-ro элемента ИЛИ/ИЛИ-НЕ подключен к (j+2)-ым входам (j- + 1,...

2Fir) (2 +1,. . . , n) -го элементов

И, вход синхронизации селектора-мультиплексора соединен через элемент НЕ с (го+1)-ми входами элементов И, источник единичной логической константы, элемент И, элемент запрета,две группы элементов И, два задатчика границ кодовых комбинаций, к-{ выход первого задатчика границ кодовый комбинаций, где к 1,2,.,.,(п-1), соединен с первым входом к-го элемента .И первой группы, выход каждого к-го элемента И подключен к второму входу (к+1)-го элемента И первой 5 г руппы и к-му информационному входу первого селектора-мультиплексора, каждый к-й выход второго задатчика границ кодовых комбинаций, где к 1,2,...,(п-1), соединен с первым

Q входом к-го элемента И второй группы, , выход каждого к-го элемента И второй группы подключен к второму входу (к+1) элемента И второй группы и к-му входу второгр селектора-мультиплексора, вторые входы первых элементов

5 и первой и второй групп соединены с выходом источника единичной логической константы, информационные входы устройств-а соединены с входами шифратора, каждый j-й выход которого,

0 где ,2,...,т, подключен к j-ым адресным входам первого и второго селекторов-мультиплексоров, т+1 выход шифратора соединен с п-ми информационными входами селекторов-мульти5 плексоров, выход первого селекторамультиплексора подключен к-информационному входу элемента запрета и первому выходу устройства, выход второго селектора-мультиплексора соеQ динен с первым входом элемента И, второй вход которого подключен к. управляющему выходу второго задатчика границ кодовых комбинаций, а выход - к второму выходу устройства и

- управляющему входу элемента запрета, выход которого соединен с третьим выходом устройства, вход синхрони- . зации устройства подключен к входам синхронизации селекторов-мультиплексоров .

0 На чертеже представлена блок-схема устройства для случая п 8, m riog,jnj 3.

Устройство содержит 2 -входовой () шифратор , к m входам которого

5 в порядке возрастания .их разрядности подключены m адрес- ных входов однотипных селекторов-мультиплексоров 2 и 3. Нулевые информационные входы мультиплексоQ ров 2 и 3 связаны с {т+1)-м (старшим) выходом шифратора 1, а к каждoм из оставшихся ()7 информационным входам мультиплексоров 2 и 3 подключены две группы логических элементов 4 и 5 И так, что. один из

сигнальных выходов последнего (седьмого) в каждой из этих групп логи. ческих элементов .4 и 5 И подключен к источнику б постоянного уровня логической 1.. Остальные сигнальные

0 входы первой группы логических элементов 4 И в линейном.порядке подключены к (2 -1)7 выходным клеммам задатчика 7 нижней границы кодовой комбинации, & к () 7 выходным клеммам задатчика 8 верхней границы кодовой комбинации подключен остальные сигнальные входы логических элементов 5 И. Выход мультиплексора 2 связан с сигнальным входом элемента 9 запрета, к входу запрета которого подключен выход мулътиплексора 3, При этом выход мультплексора 3 мо жет быть связан с входом запрета элемента 9 через элемент 10 И, второй сигнсшьный вход которого может быть подключен к восьмой выход ной клемме задатчика 8, а стробируе мые входы с мультиплексоров 2 и 3 связаны непосредственно. Устройство работает следующим образом. Границы селектируемой кодовой ко бинации (окно) устанавливаются путем подачи от задатчиков 7 и 8 уровня логического О на одну из своих соответствующих выходных клемм что приводит к блокировке всех пред шествующих, кроме нулевого, младших по весу информационных входов каждо из мультиплексоров 2 и 3. При появле нии на выходах шифратора 1 определенной кодовой комбинации, которая может отпереть тот информационный вход мультиплексора 2, на который принудительно не подан уровень логи ческого О, на .выходе мультиплексо pa 2 выделяется сигнал логической 1. Этот сигнал передается на выход устройства, если на вход запрет элемента 9 непоступает сигнал .1 от мультиплексора 3, т.е. если данн кодовая комбинация (двоичный код) шифратора 1 не превосходит наперед заданную задатчиком 8 верхнюю границу окна селектируемых комбинаций. Задание предельно верхней границы селектируемой комбинации осуществляется путем подачи от задатчика 8 уро ня С на сигнальный вход последнего в группе элемента 5 И. При этом, за исключением нулевого информационного входа мультиплексора 3, блокируются все остальные его информационные входы. Тогда все знаковые ко бинации, которые выдаются шифратором 1 на адресные входы мультиплексора 3iHe приводят к срабатыванию мультиплексора 3 и, следовательно, к блокировке элемента 9 запрета. Мультиплексор 3 выдает сигнал запрета только в том случае, когда одновременно на все N входов шифратора 1 поступают логические сигналы Для случая , m 3 это приводит к появлению на выходах шифратора 1 двоичного кода 1000. Благодаря подаче в этом случае на адресные входы М мультиплексора 3 кодовой комбинации 000, дается разрешение на пропуск сигнала 1 нулевого информационного входа мультигшексора 3, что приводит к блокировке элемента 9 запрета. Когда необходимо зарегистрировать только те кодовые комбинации, которые соответствуют одновременному поступлению сигналов на все N входов шифратора 1, подобным образом от задатчика 7 на сигнальный вход последнего в группе элемента 4 И подается уровень О, а 1ультиплексор 3 блоки.руется, например, путем подачи от задатчика 8 уровня О на вход элемента 10 И. В тех случаях, когда необходимо выключить устройство, уровни О подаются на одноименные клеммы задатчиков 7 и 8. Уровень помех на выходе устройства практически полностью падает до пренебрежимой величины. Противофазные выходы мультиплексоров 2 и 3 взаимно подавляют передачу на выход устройства неверных импульсов короткой длительности во время переходных состояний на выходе шифратора 1, а фиксация границ селектируемых комбинаций не связана с необходимостью коммутации сигнальных цепей в передающем тракте самого детектора, благодаря чему резко возрастает надежность устройства и существенно упрощается технология его изготовления. Поскольку задание нижней и верхней границ-от задатчиков 7 и 8 производится и линейном позиционном коде, эта операция может осуществляться не только с помощью механического переключателя, но и с помощью т-разрядного дешифратора 2 различных команд, задаваемых ЭВМ уже в двоичном Koiie, . что расширяет область применения устройства. Изобретение обеспечивает компактную реализацию на его основе программно-управляемых многоканальных мажоритарных наносекундных схем совпадений с цифровым отбором в стандарте КАМАК. Формула изобретения Устройство для сравнения кодов, содержащее шифратор, два селектораультиплексора, каждый из которых состоит из элементов И, ИЛИ, ИЛИ/ИЛИ-НЕ, причем каждый i-и инормационный вход селектора-мультилексора , где i 1,2,...,п, соедиен с .первым входом i-го элемента , выход каждогоиз которых подклюен к i-му входу элемента ИЛИ, выод которого соединен с выходом сеектора-мультиплексора, j-й адресый вход селектора-мультиплексора, де j l,2,....,m, m , одключен к входу j-ro элемента ЛИ/ИЛИ-НЕ, причем прямой выход аждого j-ro элемента ИЛИ/ИЛИ-НЕ соещинен с {j+l)-MH входами (1,2..., П t f , л П / П 2J-) 2l +,...2Тй- , . + . .,,)-ых элементов И, инверсный выход каждого j-го элемента ИЛИ/ /ИЛИ-НЕ подключен к (j4-2)-ым входам /л J П / п . 1 V-2J f о.,. . ., П / го элементов И, вход синхронизации .селектора-мультиплексора соединен через элемент НЕ с (т+1)-ми входами элементов И, источник единичной логи ческой константы, элемент И; элемент запрета, две группы элементов И, два задатчика границ кодовых комбинаций. к-й выход первого задатчика границ кодовых комбинаций, где к 1,2,..., (п-1), соединен с первым входом к-го элемента. И первой группы, выход каждого К-го элемента И подключен к второму входу (к+1)-го элемента И первой-группы и к-му информационному входу первого селектора-мультиплексора, каждый к-й выход второго зацатчика гран1; ц кодовых комбинаций , где к 1,2,...,(п-1), соединен с первым входом к-го элемента И второй группы, выход каждого к-го элемента И второй группы подключен к второму входу (к+1) элемента И вто рой группы и к-ому входу второго селектора-мультиплёксора, вторые входы первых элементов И первой и второй групп соединены с выходом источника единичной логической константы, о тличаю1цееся тем, что, с целью повышения помехозащищенности устройства и расширения области его применения за счет задания границ кодовых комбинаций программным путем, в нем информационные входы устройства соединены с входами шифратора, каждый j-й выход которого, где j l,2,,..,m, подключен K.j-ым адресным входам первого и второго селекторов-мультиплексоров, т+1 выход шифратора соединен с п-ми информационными входами селекторов-мультиплексоров, выход первого селекторамультиплексора подключен к информационному входу элемента запрета и первому .выходу устройства, выход второго селектора-мультиплексора соединен с первым, входом элемента И, второй вход которого подключен к управляющему выходу второго задатчика границ кодовых комбинаций,а выход - к второму выходу устройства и управляющему входу элемента запрета, выход которого соединен с .третьим выходом устройства, вход синхронизации .устройства подключен к входам синхронизации селект.оров-мультиплексоров. Источники информации, принятые во внимание при экспертизе 1.lEEETransgn Nuclea.r М. Sc., 1972, № 1, p. 526, fig. 8. 2.Басиладзе С.Г. и Гвоздев В.М. ПТЭ, 1974, б, с. 79, рис.3 (про,тотип) .