Устройство защиты от помех Советский патент 1981 года по МПК H04B15/00 

(54) УСТРОЙСТВО ЗАЩИТЫ ОТ. ПОМЕХ

I

Изобретение отиосится к радиотехнике и может быть использовано в радиотехнических устройствах различного назначения при обработке и выделении импульсных сигиалов из шумов и помех на экране электронно-лучевой трубки.По осиовиому авт. св. № 68QI88 известно устройство защиты от помех, содержащее последовательно соединенные преобразователь, код-напряжение и блок сравнения, а блок управления и квантова- ю тель во времени, между выходом квантовате.Л1Я во времени, подключенного к выходу блока сравнения, и входом преобразователя код-напряжение включеиы последовательно соединенные первый коммутатор, сумматор, оперативный запоминающий блок и второй 15 коммутатор, а между выходом блока управления и адресным входом оперативного за поминающего блока включены последовательно соединеиные делители частоты и формирователь адреса, причем входы управления преобразователя код-напряжение, вто- w ; рого коммутатора, сумматора и формирователя адриаса подключены к соответствую-щим выходам блока управления, при этой

входом «Внещниеконтакты являются вто рые входы обоих коммутаторов и установочт ный вход делителя частоты, второй вЫхоД которого соединен со входом считывания оперативного запоминающего блока, а первый с управляющим входом первого коммутатора, причем второй вход сумматора соединен с выходом второго коммутатора, ttj ;

Однако в известном устройстве при наличии полезного сигиала в развертываемом участке резко увеличивается количество импульсов, вырабатываемых на выходе устройства зашиты от помех, по сравиению с количеством импульсов, соответствующих допустимому значеиик) ложиых тревог, что приводит к повышеиию порога и в коиечном счете К ухудшению помехозащищенности,

Цель изобретения - повышение помехозащищенности.

Для этого в устройстве защиты от помех, содержащем последовательио соединеиные преобразователь код-напряжение и блок сравнеиия, а также блок управления и квантователь во времени, между выходом кваН| тователя во времени, подключенийго к выг ходу блока сравиеиия, и входом преобразо вателя код-напряжение включены последовательно соединенные первый коммутатор, сумматор, оперативный запоминающий блок и второй коммутатор, а между выходом блока управления и адресным входом оперативного запоминающего блока включены последовательно соединенные делитель частоты и формирователь адреса, причем входы управления преобразователи код-напряжение, второго коммутатора, сумматора и формирователя адреса подключены к соответствующим выходам блока управления, при этом входом «Внещние константы являются вт;орые входы обоих коммутаторов и установочный вход делителя частоты, второй выход которого соединен со входом считывания оперативного запоминающего блока, а первый - с управляющим входом перврго коммутатора, причем второй вход сумматора соединен с выходом второго коммутатора, квантователь во времени подключен к выходу блока сравнения через последовательно соединенные селектор по длительности.и элемент НЕ и элемент И, другой вход которого соединен с соответствующим выходом блока управления, между выходом блока сравнения и другим входом квантователя во времени включен элемент задержки, другие входы элемента задержки и селектор по длительности соединены с входом «Внешние константы. На чертеже изображена структурная электрическая схема предложенного устройства. Устройство для защиты от помех содержит преобразователь 1 код-напряжение, блок 2 сравнения, блок 3 управления, квантователь 4 во времени, первый коммутатор 5, оперативный запоминающий блок б, второй коммутатор 7, делитель 8 частоты, формирователь 9 адреса, сумматор 10, селектор 11 по длительности, элемент НЕ 12, элемент И 13 и элемент 14 задержки. Устройство работает следующим образом. Перед началом работы через вход «Внешние константы вводятся: заданный порог .блока 2 сравнения (только для первой строки развертываемого изображения, а затем в него вводится вычислительный порог оперативного запоминающего блока 6), через второй коммутатор 7 и преобразователь 1 заданный коэфф1 циент деления делителя 8 частоть для всего кадра (определяющий длину участков, на которые разбиваются все строки телевизионной развертки). и константа ложных тревог в сумматор 10 через первый коммутатор 5, а также параметры (apejHH реакции селектора И, длительность селектируемых импульсов, частота повторения импульсов, скважность импульсов и т. д. необходимые для управления работой селектора П по длительности и элемента 14. При этом вреМя задержки прохождения импульсов в элементе 14 должно быть равно временн реакции селектора П по длительности, который на промежуток времени, равный .длительности селектируемого импульса, отключает квантователь 4 во времени и тем самым исключает влияние селектируемого (полезного) импульса на процесс вычислеимя порога в сумматоре 10. Процесс вычисления порога для любого П-участка любой К-строки состоит в следующем. При подаче импульса «Начало кадра или «Начало строки блок 3 управления вырабатыв.ает серию импульсов, необходимую для развертки каждой из строк развертываемого кадра. После прохождения каждой (п-1) «пачки импульсов с выхода блока 3 управления (на «пачки импульсов условно разбивается непрерывная серия импульсов, что облегчает описания работы устройства) на выходе делителя 8 частоты формируется импульс, обеспечивающий перезапись вычисленного порога для (п-1) участка К-строки из сумматора 10 в оперативный запоминающий блок 6 по (п-1) адресу, сформированному в формирователе 9 адреса (при этом вычисленное значение порога (для (п-1) участка К-строки в дальнейшем будет использовано только при развертке (л-1) участка (К-Ь1)строки). Затем делитель 8 частоты устанавливается в исходное состояние, формируя при этом следующий п-адрес в формирователе 9 адреса, по которому из оперативного запоминающего блока б/ выбирается порог, вычисленный на п-участке (К,- 1) строки, который поступает на вход блока 2 через второй коммутатор 7 и преобразователь 1. Это обеспечивает формирование на выходе селектора 11 для п-участка К-строки количество ложных тревог, соответствующее заданому значению с незначительным отклонением от его номинального значения. Одновременно с этим в сумматоре 10 устанавливается режим работы- вычитание путем подачи соответствующего управляющего сигнала- из блока управления 3. При этом на одни входы сумматора 10 подается код порога, вычисленный на п-участке (К-1) строки с выхода второго коммутатора 7, а на другие входы - код допустимого количества ложных тревог с вь1хода «внешние константы через первый коммутатор 5, который вычитается из кода порЪга, вычисленного на п-участке (К-I) строки, а затем результат запоминается в сумматоре 10. Далее, при поступлении следующей п-«пачки импульсов на входы кван- , тователя 4 во времени и делителя 8 частоты в сумматоре 10 устанавливается режим работы - сложение путем подачи соответствующего управляющего сигнала из блока 3. При этом выход квантователя 4 во времени подключается через первый коммутатор 5 ко входу сумматора 10 путем подачи соответствующего управляющего сигнала с выхода делителя 8 частоты с отключением его на время существования селектируемого импульса, что исключает влия