Устройство защиты от помех Советский патент 1979 года по МПК H04B15/00 

1

Изобретение относится к радиотехнике и может использоваться в радиотехнических устройствах различного назна- нения при обработке и выделении сигналов из шумов и помех.

Известно устройство защиты от помех содержащее последовательно соединенные преобразователь код-напряжение и блок сравнения, а также блок управления и квантователь во времени l.

Однако известное устройство обладает недостаточной точностью обнаружения при наличии измен5пощихся фоновых помех.

Цель изобретения - повышение помехозащищенности от фоновых помех.

Для этого в устройстве защиты от помех, содержащем последовательно соединенные преобразователь код-напряж&ние и блок сравнения, а также блок управления и квантователь во времени, между выходом квантователя во врет«1ени подключенного к выходу блока сравнения . и входом преобразователя код-напряжение включены последовательно соединенные первый коммутатор, сумматор, оперативный запоминающий блок и второй коммутатор, а между выходом блока управления и адресным входом оперативного запоминающего блока включены последовательно соединенные делитель частоты и формирователь адреса, причет входы управления преобразователя код-напряжение, второго коммутатора, сумматора и формирователя адреса подключены к соответствующим выходам блока управления, при этом входом внешние константы являются вторые входы обоих коммутаторов и установочный вход делителя частоты, второй выход которого соединен с входом считывания оперативного запоминающего блока, а третий - с управляющим входом первого коммутатора, причем второй вход сумматора соединен с выходом второго коммутатора.

На чертеже приведена структурная электрическая схема предложенного устройства. Устройство защиты от помех содержит Квантователь во времени 1, сумматор 2, преобразователь код-напряжение 3, блок сравнения 4, оперативный запоминающий блок 5, формирователь адреса 6, делитель частоты 7, блок управления 8 и первый и второй коммутаторы 9, 1О. Устройство защиты от помех работает следующим образом. При подаче импульса сброс блок управления В вьфабатывает импульсы, обеспечивающие установку формирователя адреса 6, сумматора 2, делителя частоты 7, квантователя во времени 1, преобразо вателя код-напряжение 3, первого и второго коммутатора 9 и Ю и оперативного запоминающего блока 5 в -исходное состояние. Перед началом работы из устройства формирования констант через вход внешние константы вводятся: заданный порог блока сравнения 4 (только для первой строки) через второй коммутатор 1О и преобразователь код-напряжение 3, коэффициент деления частоты делителя частоты 7 для всего кадра (определяет длительность участков, на которые разбиваются все строки при использовании телевизионной развертки), константа ложных тревог в сумматор 2 через первый коммутатор 9. При подаче импульса начало кадра в форм1фователе адреса 6 устанавливается 1-й адрес и запускается генератор блока управления 8, который вьфабатывает серию импульсов, необходимых для работы устройства защиты от помех. При этом на все время существования развертки первой строки второй коммутатор 10 подключает выход формирователя констант к входам преобразователя код-напряжение 3 и сумматора 2. На время Существования импульса начало кадра в сумматоре 2 устанавливается режим работы вычитание , и вход сумматора 2 подключается через первый коммутатор 9, управляемый от делителя частоты 7, к выходу формирователя констант, т,е, в сумматоре 2 устанавливается порог с вычитанием допустимых ложных тревог. По первому адресу из оперативного запоминающего блока 5 выбирается порог для первого участка (при развертке первой строки он не используется). С исчез новением импульса начало кадра первы коммутатор 9 на время работы делителя частоты 7 подключает выход квантователя во времени 1 к входу сумматора 2, который будет работать в этом случае в режиме сложения. При заполнении делителя частоты 7 в оперативный запоминающий блок 5 по первому адресу записывается из сумматора 2 вычисленный порог, который в дальнейшем будет использован для такого же участка, но второй строки. Далее, при установке делителя частоты 7 в исходное состояние, в формирователе адреса 6 устанавливается следующий, второй адрес, по которому из оперативного запоминающего блока 5 выбирается порог для вторюго участка (при развертке первой строки он не используется) . С приходом каждого следующего импульса квантования, после установки делителя частоты 7 в исходное состояние устройство защиты от помех работает подобно описанному выше, как при возникновении импульса начало кад- ра. С приходом каждого следующего импульса -начало строки устройство работает подобно описанному для первой строки, только второй коммутатор Ю подключается к выходу оперативного запоминающего блока 5 на время развертки всех остальных строк кадра. При поступлении импульса начало строки сначала по первому адресу из оперативного запоминающего блока 5 выбирается порог для первого участка текущей строки, вычисленный для первого же участка, но в предьщущей строке, и подается на входы преобразователя код-напряжение 3 и сумматора 2. Во время существования импульса начало строки в сумматоре 2 устанавливается порог с учетом ложных тревог. После исчезновения импульса начало строки и при работе делителя частоты 7 в сумматоре 2 вычисляется порог, соответствующий реальным условиям, который при заполнении делителя частоты 7 записывается в оперативный запоминающий блок 5 по первому адресу, и будет использоваться для установки порога первого участка, но уже последующей строки. При установке делителя час- тоты 7 в исходное состояние в формирователе адреса 6 формируется следующий второй адрес, по которому из оперативного запоминающего блока 5 выбирается порюг для второго участка данной строки. С приходом каждого следукицего импульса квантования после установки делителя частоты 7 в исходное состояние устрой