УСТРОЙСТВО ПОДАВЛЕНИЯ УЗКОПОЛОСНЫХ ПОМЕХ Советский патент 2016 года по МПК H04K3/00 

Похожие патенты SU897093A1

название год авторы номер документа
Устройство подавления узкополосных помех 1983
  • Чуркин Владимир Васильевич
SU1100734A1
Устройство компенсации узкополосной помехи 1983
  • Чуркин Владимир Васильевич
SU1160572A1
Устройство компенсации узкополосной помехи 1982
  • Зыков Юрий Васильевич
  • Чуркин Владимир Васильевич
SU1019648A1
Устройство подавления узкополосных помех 1978
  • Зыков Ю.В.
  • Санников В.В.
  • Чуркин В.В.
SU705962A1
УСТРОЙСТВО КОМПЕНСАЦИИ СТРУКТУРНЫХ ПОМЕХ 2010
  • Бондаренко Валерий Николаевич
  • Кокорин Владимир Иванович
  • Клевлин Александр Геннадьевич
  • Краснов Тимур Валериевич
RU2450445C2
УСТРОЙСТВО ПОДАВЛЕНИЯ ПОМЕХ ДЛЯ ПРИЕМНИКОВ ШИРОКОПОЛОСНЫХ СИГНАЛОВ 1994
  • Чугаева В.И.(Ru)
  • Волошин Л.А.(Ru)
RU2114505C1
УСТРОЙСТВО КОМПЕНСАЦИИ СТРУКТУРНЫХ ПОМЕХ 2013
  • Бондаренко Валерий Николаевич
  • Краснов Тимур Валериевич
  • Гарифуллин Вадим Фанисович
RU2534221C1
Цифровой синтезатор частот с частотной модуляцией 1990
  • Усачев Иван Петрович
  • Попов Павел Александрович
SU1774465A2
УСТРОЙСТВО ПОДАВЛЕНИЯ ШИРОКОПОЛОСНЫХ ПОМЕХ 2000
  • Чугаева В.И.
RU2190297C2
УСТРОЙСТВО КОМПЕНСАЦИИ ПОМЕХ ДЛЯ ПРИЕМНИКОВ ШИРОКОПОЛОСНЫХ СИГНАЛОВ 2002
  • Чугаева В.И.
RU2222864C1

Реферат патента 2016 года УСТРОЙСТВО ПОДАВЛЕНИЯ УЗКОПОЛОСНЫХ ПОМЕХ

Устройство подавления узкополосных помех, содержащее соединенные последовательно вычитатель, первый вход которого является входом устройства, усилитель-ограничитель, перемножитель и первый интегратор, между входом устройства и другим входом перемножителя включены последовательно блок фазовой подстройки частоты и генератор, выход которого соединен также с другим входом блока фазовой подстройки частоты, отличающееся тем, что, с целью повышения помехозащищенности и уменьшения искажений полезного сигнала в широком амплитудном диапазоне подавляемой помехи, между выходом генератора и вторым входом вычитателя включены последовательно первый управляемый аттенюатор, управляющий вход которого соединен с выходом первого интегратора, и второй управляемый аттенюатор, а между выходом первого интегратора и управляющим входом второго управляемого аттенюатора включены последовательно сумматор, на другой вход которого подано опорное напряжение, и второй интегратор.

SU 897 093 A1

Авторы

Зыков Ю.В.

Чуркин В.В.

Даты

2016-06-27Публикация

1979-10-23Подача