УСТРОЙСТВО КОМПЕНСАЦИИ СТРУКТУРНЫХ ПОМЕХ Российский патент 2014 года по МПК H04B1/10 

Описание патента на изобретение RU2534221C1

Изобретение относится к области радиотехники и может использоваться в приемниках шумоподобных сигналов с минимальной частотной манипуляцией.

Известно устройство компенсации структурных помех для приемников широкополосных сигналов. В устройстве на входе приемника имеется n идентичных узлов, в каждом из которых осуществляется компенсация одной из структурных помех в том случае, если ее уровень превышает допустимое значение [патент RU №2143175, H04B 1/10]. Однако известное устройство не обеспечивает эффективное подавление помехи вследствие проникновения полезного сигнала в канал формирования копии помехи.

Известно устройство подавления структурных помех, в котором структурная помеха сворачивается в узкополосную помеху, которая подавляется режекторным фильтром [патент RU №2143781, H04B 1/10]. Недостатком известного устройства является подавление части спектра полезного сигнала в полосе режекторного фильтра.

Известно устройство подавления структурных помех в приемнике базовой станции системы связи с кодовым разделением каналов, содержащее приемник, вход которого соединен с выходом коммутатора, первый вход которого соединен с входом устройства непосредственно, а второй - через последовательно соединенные элемент задержки и блок режекции, приемник структурной помехи, модулятор и кодер, причем первый выход приемника структурной помехи соединен с третьим входом коммутатора, второй - с входом модулятора, третий - с входом кодера, выход кодера соединен с вторым входом модулятора, выход которого соединен с входом блока режекции [патент RU №2122283, H04B 1/10].

Недостатком известного устройства является низкая эффективность подавления структурной помехи вследствие невысокой точности формирования копии помехи. Кроме того, в устройстве необходима задержка входного сигнала на длительность информационного бита, что значительно усложняет реализацию устройства.

Наиболее близким техническим решением к предлагаемому является устройство подавления структурной помехи при приеме шумоподобных сигналов с минимальной частотной манипуляцией, которое содержит приемник структурной помехи, включающий блок фазовой синхронизации, содержащий фазовый дискриминатор, петлевой фильтр и подстраиваемый генератор несущей частоты, блок кодовой синхронизации, содержащий когерентный временной дискриминатор, петлевой фильтр, управляемый фазовращатель, делитель частоты, генератор кода, дешифратор и синтезатор опорных квадратурных сигналов, и блок оценки амплитуды, а также модулятор, блок режекции и коммутатор [патент RU 2450445 C2, H04B 1/10].

Недостатком известного устройства следует отметить недостаточную эффективность подавления структурной помехи вследствие невысокой точности формирования копии помехи на интервалах первого элемента каждого периода повторения кода.

Предлагаемое изобретение призвано решить задачу повышения эффективности подавления структурной помехи при приеме шумоподобных сигналов с минимальной частотной манипуляцией.

Поставленная задача решается тем, что в устройстве компенсации структурных помех, содержащем приемник структурной помехи, модулятор, блок режекции, один вход которого соединен с входом устройства, другой вход соединен с выходом модулятора, коммутатор, первый вход которого соединен с входом устройства, а управляющий вход которого подключен к командному выходу приемника структурной помехи, содержащего блок фазовой синхронизации, включающий фазовый дискриминатор, содержащий первый и второй перемножители, сигнальные входы которых соединены с входом устройства, третий и четвертый, пятый и шестой перемножители, выходы которых объединены соответственно через первый вычитатель и сумматор, первый и второй интеграторы, входы которых соответственно подключены к выходам первого вычитателя и сумматора, первый блок оценки информационного символа, вход которого подключен к выходу первого интегратора, а выход которого соединен с опорным входом седьмого перемножителя, сигнальный вход которого подключен к выходу второго интегратора, а к выходу которого подключены последовательно соединенные первый петлевой фильтр и подстраиваемый генератор несущей частоты, квадратурные выходы которого соединены соответственно с опорными входами первого и второго перемножителей, при этом сигнальные входы третьего и пятого, четвертого и шестого перемножителей попарно объединены и подключены к выходам соответственно первого и второго перемножителей, блок кодовой синхронизации, включающий последовательно соединенные временной дискриминатор, содержащий последовательно соединенные восьмой перемножитель, сигнальный вход которого подключен к выходу сумматора, третий интегратор, синхронизирующий вход которого соединен с синхронизирующими входами первого и второго интеграторов и подключен к выходу дешифратора, подключенного к дополнительным выходам генератора кода, и девятый перемножитель, опорный вход которого подключен к выходу первого блока оценки информационного символа, второй петлевой фильтр и управляемый фазовращатель, другой вход которого соединен с выходом делителя частоты, входом соединенного с первым квадратурным выходом подстраиваемого генератора несущей частоты, а выход которого соединен со входом генератора кода, инверсный выход которого соединен с опорным входом восьмого перемножителя, а прямой выход которого соединен со входом синтезатора опорных квадратурных сигналов, выходы которого соединены соответственно с попарно объединенными опорными входами третьего и шестого, четвертого и пятого перемножителей, блок оценки амплитуды, содержащий аттенюатор, вход которого подключен к выходу первого интегратора, а выход которого соединен с сигнальным входом десятого перемножителя, опорный вход которого подключен к выходу первого блока оценки информационного символа, последовательно соединенные фильтр нижних частот, вход которого подключен к выходу десятого перемножителя, и пороговый элемент, выход которого является командным выходом приемника структурной помехи, последовательно соединенные четвертый интегратор, вход которого подключен к выходу первого вычитателя, а первый и второй синхронизирующие входы которого соединены соответственно с выходом дешифратора и выходом делителя частоты, и второй блок оценки информационного символа, к выходу которого подключен один вход одиннадцатого перемножителя, другой вход которого соединен с выходом фильтра нижних частот, а выход которого является выходом блока оценки амплитуды, модулятор, содержащий двенадцатый и тринадцатый перемножители, сигнальные входы которых подключены соответственно к квадратурным выходам подстраиваемого генератора несущей частоты, опорные входы которых соединены соответственно с выходами синтезатора опорных квадратурных сигналов, а выходы которых объединены через второй вычитатель, чей выход соединен с сигнальным входом четырнадцатого перемножителя, опорный вход которого подключен к выходу блока оценки амплитуды, а выход которого является выходом модулятора, согласно изобретению, в блок кодовой синхронизации приемника структурной помехи введен формирователь сигнала запрета, один вход которого соединен с выходом управляемого фазовращателя, другой вход которого подключен к выходу дешифратора, а выход которого соединен с управляющим входом временного селектора, который входом подключен к выходу блока режекции, а выходом соединен со вторым входом коммутатора.

Введение перечисленных узлов с описанными связями позволит по сравнению с известным устройством повысить эффективность компенсации структурной помехи за счет нейтрализации действия импульсной помехи, образующейся вследствие несовпадения информационных символов принимаемой помехи и ее копии на интервалах первого элемента каждого периода повторения кода.

На фиг.1 приведена структурная схема заявляемого устройства компенсации структурных помех.

Устройство компенсации структурных помех содержит приемник 1 структурной помехи, модулятор 2, блок 3 режекции, временной селектор 4 и коммутатор 5. При этом приемник 1 структурной помехи включает блок 6 фазовой синхронизации, блок 7 кодовой синхронизации и блок 8 оценки амплитуды.

Блок 6 фазовой синхронизации содержит фазовый дискриминатор 9, включающий первый 101 и второй 102 перемножители, сигнальные входы которых соединены с прямым входом блока 3 режекции и первым входом коммутатора 5 и являются входом устройства, а опорные входы перемножителей 101 и 102 подключены соответственно к квадратурным выходам подстраиваемого генератора 11 несущей частоты. Фазовый дискриминатор 9 содержит также третий 103, четвертый 104, пятый 105, шестой 106 и седьмой 107 перемножители, первый вычитатель 121, сумматор 13, первый 141 и второй 142 интеграторы, первый решающий блок 151. При этом сигнальные входы третьего 106 и пятого 105, четвертого 104 и шестого 106 перемножителей попарно объединены и подключены соответственно к выходам первого 101 и второго 102 перемножителей. Выходы третьего 103 и четвертого 104, пятого 105 и шестого 106 перемножителей объединены соответственно через вычитатель 121 и сумматор 13, к выходам которых подключены соответственно первый 141 и второй 142 интеграторы. Сигнальный вход перемножителя 107 подключен к выходу интегратора 142, опорный вход перемножителя 107 подключен к выходу первого решающего блока 151, который входом соединен с выходом первого интегратора 141. Выход же перемножителя 107, являющийся выходом фазового дискриминатора 9, соединен со входом первого петлевого фильтра 161, к выходу которого подключен вход подстраиваемого генератора 11 несущей частоты.

Блок 7 кодовой синхронизации содержит последовательно соединенные временной дискриминатор 17 и второй петлевой фильтр 162, а также управляемый фазовращатель 18, генератор 19 кода, синтезатор 20 опорных квадратурных сигналов, дешифратор 21, делитель 22 частоты и формирователь 23 сигнала запрета. Временной дискриминатор 17 включает последовательно соединенные восьмой перемножитель 108, третий интегратор 143 и девятый перемножитель 109, причем сигнальный вход перемножителя 108 соединен с выходом сумматора 13 блока 6 фазовой синхронизации. Синхронизирующий вход интегратора 143 соединен с синхронизирующими входами интеграторов 141 и 142 и подключен к выходу дешифратора 21. Перемножитель 109 опорным входом подключен к выходу решающего блока 151, а выход перемножителя 109 является выходом временного дискриминатора 17. Вход генератора 19 кода и первый вход формирователя 23 сигнала запрета объединены и подключены к выходу управляемого фазовращателя 18, который сигнальным входом соединен с выходом делителя 22 частоты, а управляющим входом подключен к выходу петлевого фильтра 162. Вход синтезатора 20 опорных квадратурных сигналов подключен к прямому выходу генератора 19 кода, чей инверсный выход соединен с опорным входом перемножителя 108. К дополнительным же выходам генератора 19 кода подключен дешифратор 21, выходом соединенный со вторым входом формирователя 23 сигнала запрета, который выходом подключен ко второму входу временного селектора 4. Выходы синтезатора 20 опорных квадратурных сигналов соединены соответственно с объединенными попарно опорными входами перемножителей 103 и 106, 104 и 105. Вход делителя 22 частоты соединен с первым квадратурным выходом подстраиваемого генератора 11 несущей частоты.

Блок 8 оценки амплитуды содержит аттенюатор 24, перемножитель 1010, фильтр 25 нижних частот, пороговый элемент 26, интегратор 144, решающий блок 152 и перемножитель 1010. Вход аттенюатора 24 подключен к выходу интегратора 141 блока 6 фазовой синхронизации, а выход аттенюатора 24 соединен с сигнальным входом перемножителя 1010, опорный вход которого подключен к выходу первого решающего блока 15ь а выход которого соединен со входом фильтра 25 нижних частот. Вход порогового элемента 26 подключен к выходу фильтра 25 нижних частот, а выход порогового элемента 26, являющийся командным выходом приемника 1 структурной помехи, соединен с третьим входом коммутатора 5. Вход интегратора 144 подключен к выходу вычитателя 121 блока 6 фазовой синхронизации, а первый и второй синхронизирующие входы интегратора 144 соединены соответственно с выходом дешифратора 21 и выходом делителя 22 частоты. Выход интегратора 144 соединен с входом второго решающего блока 152, к выходу которого подключен опорным входом перемножитель 1011, чей выход является и выходом блока 8 оценки амплитуды.

Модулятор 2 содержит перемножители 1012, 1013 и 1014 и второй вычитатель 122. Сигнальные входы перемножителей 1012, 1013 подключены соответственно к квадратурным выходам подстраиваемого генератора 11 несущей частоты, а опорные входы соединены соответственно с выходами синтезатора 20 опорных квадратурных сигналов. Выходы перемножителей 1012 и 1013 объединены через вычитатель 122, выходом подключенный к первому входу перемножителя 1014, второй вход которого соединен с выходом перемножителя 1011 блока 8 оценки амплитуды. Выход же перемножителя 1014 соединен с инвертирующим входом блока 3 режекции, своим выходом соединенного с первым входом временного селектора 4, который соединен по выходу со вторым входом коммутатора 5, чей выход является и выходом заявляемого устройства.

Устройство компенсации структурных помех работает следующим образом. Входной сигнал, представляющий аддитивную смесь полезного сигнала, структурной помехи и шума, поступает на прямой вход блока 3 режекции и вход приемника 1: входы перемножителей 101 и 102 блока 6 фазовой синхронизации. Полезный сигнал представляет периодический шумоподобный сигнал (ШПС) с минимальной частотной модуляцией и дополнительной цифровой модуляцией (фазовой манипуляцией). Структурная помеха (СП) также представляет ШПС с минимальной частотной модуляцией, отличающийся от полезного сигнала структурой кода, определяющего закон широкополосной частотной модуляции, цифровой информацией, а также амплитудой, временем запаздывания и частотным сдвигом. В перемножителях 101 и 102 входной сигнал перемножается с опорными квадратурными сигналами соответственно cos(ω0t) и sin(ω0t) частоты ω0, равной несущей частоте структурной помехи. Указанные сигналы вырабатываются подстраиваемым генератором 11 несущей частоты блока 6 фазовой синхронизации.

Квадратурные видеочастотные составляющие структурной помехи с выходов перемножителей 101 и 102 поступают на попарно объединенные сигнальные входы перемножителей 103 и 105, 104 и 106 соответственно, где перемножаются с опорными видеочастотными сигналами, формируемыми синтезатором 20 опорных квадратурных сигналов блока 7 кодовой синхронизации. При идеальной кодовой синхронизации опорные квадратурные сигналы являются точными копиями квадратурных видеочастотных компонентов I(t) и Q(t) принимаемой структурной помехи. Результаты перемножения квадратурных составляющих входного и опорных сигналов объединяются в вычитателе 121 и сумматоре 13, образуя соответственно косинусную и синусную квадратурные составляющие, пропорциональные cosφ и sinφ, где φ - фазовая ошибка системы синхронизации (составляющие удвоенной частоты ω0 подавляются при последующей обработке). Интеграторы 141 и 142 в квадратурных каналах фазового дискриминатора 9 осуществляют интегрирование поступающих на их входы квадратурных составляющих сжатой по спектру структурной помехи на интервалах, равных периоду Тп повторения ШПС (одинаковому для полезного сигнала и структурной помехи). Сброс интеграторов 141 и 142 осуществляется с шагом Тп синхроимпульсами, вырабатываемыми дешифратором 21 блока 7 кодовой синхронизации.

Результаты z1 и z2 интегрирования в квадратурных каналах фазового дискриминатора 9 пропорциональны величинам DAcosφ и DAsinφ, где А - амплитуда СП, D - информационный символ на текущем периоде повторения, принимающий значения 1 или -1. Результаты z1 и z2 поступают на выходной перемножитель 107, формирующий сигнал ошибки Zд(φ), пропорциональный фазовому рассогласованию принимаемой структурной помехи и опорных сигналов частоты ω0. При этом составляющая z2 поступает на сигнальный вход перемножителя 107 непосредственно, а составляющая z1 поступает на опорный вход перемножителя 107 через решающий блок 151. Последний осуществляет преобразование вида sign(z1) (знаковая функция), формируя оценку информационного символа D помехи, благодаря которой исключается влияние цифровой модуляции структурной помехи на формирование сигнала ошибки Zд(φ).

Выходной сигнал петлевого фильтра 161, сглаживающего флуктуации сигнала ошибки Zд(φ), обусловленные действием шума, используется для управления частотой и фазой опорных сигналов, формируемых подстраиваемым генератором 11 несущей частоты структурной помехи.

Блок 7 кодовой синхронизации приемника 1 структурной помехи работает следующим образом. Сигнал с выхода сумматора 13 блока 6 фазовой синхронизации поступает на вход перемножителя 108 временного дискриминатора 17, где перемножается с инверсным кодом -d(t). Прямой код d(t) используется при формировании опорных видеочастотных сигналов I(t) и Q(t) в синтезаторе 20 опорных квадратурных сигналов. Оба кода (прямой и инверсный) формируются генератором 19 кода. Выходной сигнал перемножителя 108 интегрируется на интервалах, равных периоду Тп повторения ШПС, в результате чего на выходе интегратора 143 образуется сигнал ошибки, поступающий на сигнальный вход перемножителя 109. С помощью перемножителя 109 исключается влияние цифровой модуляции на формирование сигнала ошибки, пропорционального временному рассогласованию принятой структурной помехи и опорных квадратурных сигналов I(t) и Q(t). Достигается это путем подачи на опорный вход перемножителя 109 оценки информационного символа с выхода решающего блока 151.

Петлевой фильтр 162 сглаживает флуктуации сигнала ошибки, формируя управляющий сигнал для управляемого фазовращателя 18.

Меандровый сигнал тактовой частоты fт=1/T, поступающий через управляемый фазовращатель 18 на вход генератора 19 кода и формирователь 23 сигнала запрета, формируется делителем 22 частоты путем деления несущей частоты: fт=f0/m, m - целое.

Формируемый генератором 19 прямой код d(t) поступает на вход синтезатора 20 опорных квадратурных сигналов, определяя знак приращения фазы π/2 на интервалах, равных длительности Т элемента кода.

С выходов синтезатора 20 опорные квадратурные сигналы I(t) и Q(t) поступают соответственно на перемножители 103 и 106, 104 и 105 фазового дискриминатора 9 блока 6 фазовой синхронизации, а также на перемножители 1012 и 1013 модулятора 2.

Дешифратор 21, подключенный к дополнительным выходам генератора 19 кода, формирует синхроимпульсы с частотой повторения Fп=1/Тп для интеграторов 141 142 и 143 фазового и временного дискриминаторов 9 и 17, а также для интегратора 144 блока 8 оценки амплитуды.

Формирователь 23 сигнала запрета, используя синхроимпульсы с выхода дешифратора 21, вырабатывает сигнал «логический 0» для управления временным селектором 4, запрещая прохождение сигнала с выхода блока 3 режекции на выход заявляемого устройства через коммутатор 5. Сигнал запрета формируется на интервале первого элемента кода на каждом периоде повторения кода. Использование сигнала запрета позволяет нейтрализовать действие импульсной помехи, образующейся на выходе блока 3 режекции вследствие несовпадения информационных символов принимаемой структурной помехи и ее копии. Это обусловлено тем, что оценка информационного символа D помехи в решающем блоке 151 формируется с задержкой на длительность Т элемента кода. Поэтому на интервале первого элемента кода при формировании копии помехи полагается, что информационный символ D=1. В то время как в действительности он с равной вероятностью принимает значения 1 или -1.

Блок 8 оценки амплитуды работает следующим образом. Результат z1 интегрирования в синфазном канале фазового дискриминатора 9 поступает на сигнальный вход перемножителя 1010 через аттенюатор 24, формирующий оценку комплексной амплитуды СП: DA=2z1/M, где М=Тпд - число отсчетов на интервале интегрирования, Тд - интервал дискретизации.

На опорный вход перемножителя 1010 поступает оценка информационного символа D с выхода решающего блока 151, благодаря чему исключается влияние цифровой модуляции СП на формирование оценки амплитуды структурной помехи. Фильтр 25 нижних частот служит для сглаживания флуктуации оценки амплитуды помехи. При превышении оценкой амплитуды А заданного порогового уровня на выходе порогового элемента 26 формируется команда для коммутатора 5 на включение блока 3 режекции и временного селектора 4 в тракт приема полезного сигнала.

Интегратор 144 осуществляет интегрирование поступающей на его вход синфазной составляющей сжатой по спектру структурной помехи на интервалах, равных длительности целого числа элементов кода. При этом на первый синхронизирующий вход интегратора 144 поступают синхроимпульсы тактовой частоты fт с выхода делителя 22 частоты, что обеспечивает установку на выходе интегратора 144 текущего значения результата интегрирования z1k на интервале 0<t≤kT, k=1, 2,…, N, где N - длина кода. Результат интегрирования z1k поступает на вход решающего блока 152, осуществляющего оценку информационного символа Dk структурной помехи на момент t=kT путем выполнения преобразования вида sign(z1k). Перемножитель 1010 формирует оценку AkDk комплексной амплитуды СП, которая используется в модуляторе 2 для формирования копии структурной помехи.

Модулятор 2 работает следующим образом. Перемножители 1012 и 1013 осуществляют формирование квадратурных составляющих копии структурной помехи единичной амплитуды путем перемножения опорных видеочастотных сигналов I(t) и Q(t), вырабатываемых синтезатором 20, с опорными квадратурными сигналами соответственно cos(ω0t) и sin(ω0t), формируемыми подстраиваемым генератором 11 несущей частоты. В перемножителе 1014 формируется копия структурной помехи путем перемножения выходного сигнала единичной амплитуды с выхода вычитателя 122 и оценки комплексной амплитуды AkDk, сформированной перемножителем 1011. Выходной сигнал блока 3 режекции представляет собой очищенный от структурной помехи входной сигнал, который поступает на второй вход коммутатора 5 через временной селектор 4.

Коммутатор 5 по команде с выхода порогового элемента 26 приемника 1 структурной помехи осуществляет включение блока 3 режекции и временного селектора 4 в тракт приема полезного сигнала.

В установившемся режиме работы степень подавления структурной помехи устройством компенсации определяется точностью слежения за задержкой и фазой СП системами кодовой и фазовой синхронизации, а также точностью оценки амплитуды и информационных символов СП блоком 8 приемника 1 структурной помехи.

Заявляемое устройство может быть реализовано на современной цифровой элементной базе, в частности, с использованием программируемых логических интегральных схем (ПЛИС).

Пример цифровой реализации синтезатора опорных квадратурных сигналов с использованием накапливающего сумматора (аккумулятора фазы) и постоянного запоминающего устройства для хранения отсчетов квадратурных сигналов приведен в монографии [Цифровые системы фазовой синхронизации. / М.И. Жодзишский, С.Ю. Сила-Новицкий, В.А. Прасолов и др.; Под ред. М.И. Жодзишского. - М: Сов.Радио, 1980. - с.55-57].

По сравнению с устройством-прототипом заявляемое устройство позволяет повысить эффективность компенсации мощной структурной помехи за счет нейтрализации действия импульсной помехи, образующейся на выходе блока режекции вследствие несовпадения информационных символов помехи и ее копии на интервалах первого элемента каждого периода повторения кода. Амплитуда импульсной помехи на 6 дБ превышает амплитуду структурной помехи во входном сигнале. И хотя эффективность подавления импульсной помехи корреляционным приемником полезного сигнала выше, чем структурной помехи, в случае значительного превышения помехой сигнала (40 дБ и более) нейтрализация импульсной помехи необходима.

Достигается это ценой незначительных дополнительных аппаратурных затрат и весьма малых энергетических потерь при приеме полезного сигнала: менее 0,1% при длине кода N=103 и более.

В этом заключается технический результат, достигаемый при использовании заявляемого устройства.

Похожие патенты RU2534221C1

название год авторы номер документа
УСТРОЙСТВО КОМПЕНСАЦИИ СТРУКТУРНЫХ ПОМЕХ 2010
  • Бондаренко Валерий Николаевич
  • Кокорин Владимир Иванович
  • Клевлин Александр Геннадьевич
  • Краснов Тимур Валериевич
RU2450445C2
КОРРЕЛЯЦИОННЫЙ ПРИЕМНИК ШУМОПОДОБНЫХ СИГНАЛОВ С МИНИМАЛЬНОЙ ЧАСТОТНОЙ МОДУЛЯЦИЕЙ 2014
  • Бондаренко Валерий Николаевич
  • Краснов Тимур Валериевич
  • Гарифуллин Вадим Фанисович
RU2548010C1
КОРРЕЛЯЦИОННЫЙ ПРИЕМНИК ШУМОПОДОБНЫХ СИГНАЛОВ С МИНИМАЛЬНОЙ ЧАСТОТНОЙ МАНИПУЛЯЦИЕЙ 2008
  • Бондаренко Валерий Николаевич
  • Клевлин Александр Геннадьевич
RU2374776C2
ПОМЕХОЗАЩИЩЕННАЯ СИСТЕМА СВЯЗИ 2004
  • Радько Николай Михайлович
  • Гармонов Александр Васильевич
  • Прилепский Виктор Васильевич
  • Прилепская Наталия Яковлевна
RU2285344C2
КОРРЕЛЯЦИОННЫЙ ПРИЕМНИК ШУМОПОДОБНЫХ СИГНАЛОВ 2010
  • Бондаренко Валерий Николаевич
  • Кокорин Владимир Иванович
  • Клевлин Александр Геннадьевич
  • Краснов Тимур Валериевич
RU2431919C1
УСТРОЙСТВО УСКОРЕННОЙ СИНХРОНИЗАЦИИ ПРИЕМНИКА ШУМОПОДОБНЫХ СИГНАЛОВ С МИНИМАЛЬНОЙ ЧАСТОТНОЙ МАНИПУЛЯЦИЕЙ 2011
  • Кузьмин Евгений Всеволодович
  • Сенченко Яна Ивановна
RU2446560C1
УСТРОЙСТВО СИНХРОНИЗАЦИИ ПРИЕМНИКА ШУМОПОДОБНЫХ СИГНАЛОВ С МИНИМАЛЬНОЙ ЧАСТОТНОЙ МАНИПУЛЯЦИЕЙ 2007
  • Бондаренко Валерий Николаевич
RU2357359C2
СПОСОБ ПРИЕМА ШУМОПОДОБНЫХ СИГНАЛОВ С МИНИМАЛЬНОЙ ЧАСТОТНОЙ МАНИПУЛЯЦИЕЙ 2006
  • Кокорин Владимир Иванович
  • Бондаренко Валерий Николаевич
RU2307474C1
СИСТЕМА СВЯЗИ С ШИРОКОПОЛОСНЫМИ СИГНАЛАМИ 2002
  • Чугаева В.И.
RU2210860C1
СПОСОБ ПРИЕМА ШУМОПОДОБНЫХ ЧАСТОТНО-МАНИПУЛИРОВАННЫХ СИГНАЛОВ С НЕПРЕРЫВНОЙ ФАЗОЙ 2006
  • Бондаренко Валерий Николаевич
  • Кокорин Владимир Иванович
RU2323536C1

Реферат патента 2014 года УСТРОЙСТВО КОМПЕНСАЦИИ СТРУКТУРНЫХ ПОМЕХ

Изобретение относится к области радиотехники и может использоваться в приемниках шумоподобных сигналов с минимальной частотной манипуляцией. Заявляемое устройство компенсации структурных помех позволит повысить эффективность компенсации мощной структурной помехи за счет нейтрализации действия импульсной помехи, образующейся на выходе блока режекции, вследствие несовпадения информационных символов помехи и ее копии на интервалах первого элемента каждого периода повторения кода. Достигается это ценой незначительных дополнительных аппаратурных затрат в сравнении с известными устройствами и весьма малых энергетических потерь при приеме полезного сигнала: менее 0,1% при длине кода N=103 и более. Заявляемое устройство может быть реализовано на современной цифровой элементной базе, в частности, с использованием программируемых логических интегральных схем (ПЛИС). 1 ил.

Формула изобретения RU 2 534 221 C1

Устройство компенсации структурных помех, содержащее приемник структурной помехи, модулятор, блок режекции, один вход которого соединен с входом устройства, другой вход соединен с выходом модулятора, коммутатор, первый вход которого соединен с входом устройства, а управляющий вход которого подключен к командному выходу приемника структурной помехи, содержащего блок фазовой синхронизации, включающий фазовый дискриминатор, содержащий первый и второй перемножители, сигнальные входы которых соединены с входом устройства, третий и четвертый, пятый, и шестой перемножители, выходы которых объединены соответственно через первый вычитатель и сумматор, первый и второй интеграторы, входы которых соответственно подключены к выходам первого вычитателя и сумматора, первый блок оценки информационного символа, вход которого подключен к выходу первого интегратора, а выход которого соединен с опорным входом седьмого перемножителя, сигнальный вход которого подключен к выходу второго интегратора, а к выходу которого подключены последовательно соединенные первый петлевой фильтр и подстраиваемый генератор несущей частоты, квадратурные выходы которого соединены соответственно с опорными входами первого и второго перемножителей, при этом сигнальные входы третьего и пятого, четвертого и шестого перемножителей попарно объединены и подключены к выходам соответственно первого и второго перемножителей, блок кодовой синхронизации, включающий последовательно соединенные временной дискриминатор, содержащий последовательно соединенные восьмой перемножитель, сигнальный вход которого подключен к выходу сумматора, третий интегратор, синхронизирующий вход которого соединен с синхронизирующими входами первого и второго интеграторов и подключен к выходу дешифратора, подключенного к дополнительным выходам генератора кода, и девятый перемножитель, опорный вход которого подключен к выходу первого блока оценки информационного символа, второй петлевой фильтр и управляемый фазовращатель, другой вход которого соединен с выходом делителя частоты, входом соединенного с первым квадратурным выходом подстраиваемого генератора несущей частоты, а выход которого соединен со входом генератора кода, инверсный выход которого соединен с опорным входом восьмого перемножителя, а прямой выход которого соединен со входом синтезатора опорных квадратурных сигналов, выходы которого соединены соответственно с попарно объединенными опорными входами третьего и шестого, четвертого и пятого перемножителей, блок оценки амплитуды, содержащий аттенюатор, вход которого подключен к выходу первого интегратора, а выход которого соединен с сигнальным входом десятого перемножителя, опорный вход которого подключен к выходу первого блока оценки информационного символа, последовательно соединенные фильтр нижних частот, вход которого подключен к выходу десятого перемножителя, и пороговый элемент, выход которого является командным выходом приемника структурной помехи, последовательно соединенные четвертый интегратор, вход которого подключен к выходу первого вычитателя, а первый и второй синхронизирующие входы которого соединены соответственно с выходом дешифратора и выходом делителя частоты, и второй блок оценки информационного символа, к выходу которого подключен один вход одиннадцатого перемножителя, другой вход которого соединен с выходом фильтра нижних частот, а выход которого является выходом блока оценки амплитуды, модулятор, содержащий двенадцатый и тринадцатый перемножители, сигнальные входы которых подключены соответственно к квадратурным выходам подстраиваемого генератора несущей частоты, опорные входы которых соединены соответственно с выходами синтезатора опорных квадратурных сигналов, а выходы которых объединены через второй вычитатель, чей выход соединен с сигнальным входом четырнадцатого перемножителя, опорный вход которого подключен к выходу блока оценки амплитуды, а выход которого является выходом модулятора, отличающееся тем, что в блок кодовой синхронизации приемника структурной помехи введен формирователь сигнала запрета для формирования сигнала запрета на интервале первого элемента кода на каждом периоде повторения кода, один вход которого соединен с выходом управляемого фазовращателя, другой вход которого подключен к выходу дешифратора, а выход которого соединен с управляющим входом временного селектора, который входом подключен к выходу блока режекции, а выходом соединен со вторым входом коммутатора.

Документы, цитированные в отчете о поиске Патент 2014 года RU2534221C1

УСТРОЙСТВО КОМПЕНСАЦИИ СТРУКТУРНЫХ ПОМЕХ 2010
  • Бондаренко Валерий Николаевич
  • Кокорин Владимир Иванович
  • Клевлин Александр Геннадьевич
  • Краснов Тимур Валериевич
RU2450445C2
КОРРЕЛЯЦИОННЫЙ ПРИЕМНИК ШУМОПОДОБНЫХ СИГНАЛОВ С МИНИМАЛЬНОЙ ЧАСТОТНОЙ МАНИПУЛЯЦИЕЙ 2008
  • Бондаренко Валерий Николаевич
  • Клевлин Александр Геннадьевич
RU2374776C2
КОРРЕЛЯТОР С КОМПЕНСАЦИЕЙ СТРУКТУРНЫХ ПОМЕХ ДЛЯ БАЗОВЫХ СТАНЦИЙ СОТОВЫХ СИСТЕМ СВЯЗИ 1999
  • Чугаева В.И.
RU2160499C2
УСТРОЙСТВО КОМПЕНСАЦИИ ПОМЕХ ДЛЯ ПРИЕМНИКОВ ШИРОКОПОЛОСНЫХ СИГНАЛОВ 1998
  • Волошин Л.А.
  • Гришкин Ю.И.
  • Чугаева В.И.
RU2154340C2
US 4114105 А1,12.09.1978
УСТРОЙСТВО КОМПЕНСАЦИИ СТРУКТУРНЫХ ПОМЕХ ДЛЯ ПРИЕМНИКОВ ШИРОКОПОЛОСНЫХ СИГНАЛОВ 1998
  • Чугаева В.И.
RU2143175C1

RU 2 534 221 C1

Авторы

Бондаренко Валерий Николаевич

Краснов Тимур Валериевич

Гарифуллин Вадим Фанисович

Даты

2014-11-27Публикация

2013-03-27Подача