Делитель частоты с изменяемым коэффициентом деления Советский патент 1982 года по МПК H03K21/36 

I

Изобретение относится к импульсной технике и предназначено для использова1шя в цифровой измерительной аппаратуре, а также в устройствах автоматики и телемеханики.

По основному авт.св. №783996 известен делитель частоты с изменяемым коэффициентом деления, содержапо й декадный счетчик, дешифраторы по числу счетных декад, узел сброса декадного счетчика и декадный переключатель, каждая декада которого подключена к выходам соответствующего дешифратора, входы которого соединены с выходами соответствую|4ей счетной декады, входы сброса которых соединены с выходом узла сброса, вход первой счетной декады подключен к входу устройства, причем узел сброса декадного счетчика содержит элемент И и элемент ЗАПРЕТ, выход которого является выходом узла, запрев1аю1цйй вход подключен ко входу устройства, а управляющий - к

элемента И, входы которого соединены с подвижными контактами декадного переключателя, а выход является выходом устройства 1.

Недостатком такого делителя является отсутствие контроля с6ро,са декадного счетчика на нуль. При этом вследствие кратковременности сигнала сброса возможен неполный сброс; отдельных счетшлх декад или какой-либо одной наиболее медленной декады, что приводит к появлению ошибок деления.

Целые изобретения является увеличение надежности работы делителя частоты.

Для достижения поставленной цели в узел сброса делителя частоты с изменяемым коэффициентом деления введен второй элемент И и триггер с раздельными входами, выход которого является выходом узла сброса, один из раздельных входов триггера подключен к выходу элемента ЗАПРЕТ, а другой - к выходу второго элемента И, входы которого соединены с нулевыми выходами каждого из дешифраторов. На чертеже приведена структурная электрическая схема делителя частоты . Делитель частоты содержит входную шину 1, соединенные каскадно двоично-десятичные счетчики 2 со входом 3 сброса, дешифраторы 4, переключатели 5, элементы И 6 и 7, элемент ЗАПРЕТ 8, триггер 9 с раздельными входами и выходную шину 10. В исходном состоянии все счетчики 2 установлены на нуль, переключатели 5 установлены в положение, соответствующее выбранному коэффициен ту деления К, триггер 9 находится в нулевом состоянии. При поступлении на входную шину входных импульсов начинается заполне ние счетчиков 2. На выходных разрядных шинах этих счетчиков формируются двоичные коды единиц, десятков, сотен и т.д. Эти коды пост5гпают на входы дешифраторов А, в результате чего на выходах депшфраторов формир ется десятичное чисопо, соответствую щее числу поступивших на делитель им пульсов, причем на выходе левого по схеме дешифратора формируется число единиц, на выходе следующего депифратора - число десятков и т.д. Счет входных импульсов продолжается до тех пор, пока на выходах де шифраторов не появится десятичный код числа К, установленного переклю чателями 5. При этом на подвижных контактах всех переключателей появляются сигналы единичного уровня. Эти сигналы поступают на входь элемента И, в результате чего на его выходе появляется сигнал единичного уровня, который поступает на управляющий вход элемента ЗАПРЕТ 8 и одновременно на выходную шину 10. В момент окончания К-го входного импульса на выходе элемента ЗАПРЕТ появляется сигнал единичного уровня Этот сигнал поступает на единичный вход триггера 9 и приводит его в ед ничное состояние. Сигнал единичного уровня с выхода триггера 9 поступает на входы 3 сброса счетчиков 2 и переводит их в нулевое состояние. С на чалом сброса счетчиков на нуль заканчивается выходной импульс делителя. После сброса всех счетчиков на нуль на нулевых выходах всех дешифраторов устанавливаются сигналы единичного уровня. Эти сигналы поступают на входы элемента И 7, в результате чего на вьгходе этого элемента появляется сигнал единичного 5фовня, который поступает на нулевой вход триггера 9. Триггер 9 переходит в нулевое состояние, в результате чего прекращается обнуление счетчиков 2 и схема делителя приходит в исходное состояние. В дальнейшем работа делителя происходит согласно описанному. Введение в узел сброса делителя второго элемента И и триггера с раздельными входами увеличивает надежность сброса счетчиков делителя на нуль, так как сигнал сброса в таком делителе существует до тех пор, пока все счетные декады не придут в нулевое состояние. Это позволяет избежать ошибок деления, которые возникают из-за нечеткости сброса счетчиков на нуль. Формула изобретения Делитель частоты с изменяемым коэффициентом деления по авт.св. IP783996, отличающийся тем, что, с целью увеличения надежности работы устройства, в узел сброса декадного счетчика введен второй элемент И и триггер с раздельль№т входами,,выход которого является выходом данного узла, один из раздельных входов триггера подключен к выходу элемента ЗАПРЕТ, а другой - к выходу второго элемента И, входы которого, соединены с нулевыми выходами каждого из дешифраторов. Ис точ НИКИ информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР 783996, кл. Н 03 К 21/36, 11.01.79.