Устройство регулирования избыточности в симплексных системах связи Советский патент 1982 года по МПК H04L5/22 

- . . 1 . . Изобретение относится к технике передачи дискретной информации и может быть использовано, в автоматиз рованных системах управления при пе редаче информации по симплексным ка налам связи. Известно устройство регулировачия избыточности в симплексных системах связи, содержащее последовательно соединенные блок памяти и блок запрета, а также последователь но соединенные блок сравнения, блок совпадения и счетчики, выходы которых объединены и подключены ко второму входу блока запрета и входу блока памяти, ко второму входу кото рого подключен выход блока запрета, при этом выход блока памяти подключен к другим входам блока совпадения п. л : Однако формирование известным устройством значения кратного повторения Информации не учитывает условия приема информации каждым абонентгом сети и определяется по частоте приема информации всеми абонентами сети связи. В действительности же условия приема информации абонентами сети неодинаковы. Поэтому при переходе от передачи информации або ненту сети с хорошим качеством канала к передаче абоненту с плохим качеством канала при применении известного устройства имеет место неприем информации этим абонентом и дополнительная нагрузка сети связи повторной передачей информации, при переходе от передачи информации абонейту с плохим качеством канала к передаче информации абоненту с хорошим качеством канала информация передается с большим числом повторений, что приводит к излишней занятости сети. Цель изобретения - оптимальное регулирование числа повторений передач. Поставленная цель достигается тем, что устройство регулирования избы393точности в симплексных системах связи, содержащее последовательно соединенные блок памяти и блок запретаi а также последовательно соединенные блок сравнения, блок совпадениями счетчики, выходы которых объединены и подключены ко второму входу блока запрета и входу блока памяти, ко вто рому входу которого подключен выход блока запрета, при этом выход бло|ка памяти подключен к другим входам блока совпадения, введены последовательно соединенные коммутатор сообщений, анализатор адресов и оперативный запоминающий блок, последовательно соединенные декодер информа.ции, счетчик блоков с ошибками, ана-« шизатор состояния канала V формирова тель квитанций, а также счетчик блоков и декодер квитанций, вход которрго подключен ко второму выходу коммутатора сообщений, а выход через оперативный запоминающий блок подсое .динен ко входу блока сравнения, при этом третий выход коммутатора сообщений через последовательно соединен ные декодер информации и счетчИк .блоков подсоединен ко второму входу анализатбра состояния канала, третий вход которого подключен к объединенным вторым входам формирователя квитанций, счетчика блоков с ошибками,. .счетчика блоков и третьему выходу декодера информации, четвертый выход которого подсоединен к третьему входу формирователя квитанций, выход ко торого подсоединен к третьему входу блока памяти, к четвертому входу которого подключен четвертый выход коммутатора сообщений. На чертеже дана структурно-электрическая схема устройства. Устройство содержит блок 1 памяти, блок 2 запрета; блок 3 сравнения, блоки совпадения f.l-i.n, счетчики 5.15П, анализатор 6 состояния канала, формирователь 7 квитанций, декодер 8 информации, декодер 9 квитанций, счетчик 10 блоков, счетчик 11 блоков с ошибками, коммутатор 12 сообщений, анализатор 13 адресов, оперативный запоминающий блок 14, этом анализатор состояния канала 6 содержит сумматор 15 и дешифратор 16 Сообщение, подлежащее передаче,со держащее адресную и информационную части, через коммутатор 12 сообщений записывается в блок 1 памяти. После этого информация начинает считываться в канал связи. Считывание информации ведется до появления на выходе блока 1 памяти сигнала Конец информации, который поступает на блок 2 запрета и блоки хсдвпадения. Одновременно с записью информации в блок 1 памяти адресная часть сообщения через коммутатор 12 сообщений пост-упает на анализатор 13 адресов, который производитсчитывание состояния ячейки оперативного запоминающего блока }Ц о качестве канала связи по поступившему адресу в блок 3 сравнения. Блок 3 сравнения дешифрирует информацию о качестве канала связи в необходимое число повторений информационной части вг сообщении и выдает на одном из своих выходов сигнал, разрешающий прохождение сигнала Конец информации через один из блоков совпадения Ц на подключенный к нему один из счетчиков 5. Повторное считывание информации |13 блока 1 памяти производится по сигналу Повторить передачу, который формируется из сигнала Конец информации,, прошедшего через блок 2 запрета. Повторное считывание информации из блока 1 памяти ведется до тех пор, пока один из счетчиков 5 не просчитает выбранный объем счета,т.е. выбранное число повторений информационной части. В этом случае на выходе одного из счетчиков 5 появится сигнал, который запретит прохождение сигнала Конец информации через блок 2 запрета и поступает навход блока 1 памяти как сигнал Конец передачи. После этого считывание информации в канал связи прекращается. Принятая из канала связи и демодулированная информация поступает на коммутатор 12 сообщений, который направляет ее надекодер 8 информации: линейного (n,k) крда. В начале приёма информации декодер 8 информации обнуляет счетчик 10 блоков, счетчик блоков 11 с ошибками и устанавливает в исходное состояние сумматор 15 анализатора 6 состояния канала и формирователя 7 квитанций. Декодер В информации декодирует информацию и выдает на.счетчик 11 блоков с ошибками. Счетчик 10 блоков подсчитывает общее число блоков в декодируемой информации. По окончании декодирования счетчих .10 бликов будет содержать общее число блоков, а счетчик 11 блоков с ошибками - число блоков с ошиб ками в принятой информации. В результате работы сумматора 15 и дешифратора 1б анализатора состояния канала определяется отношение числа блоков с ошибками к общему числу принятых блоков, характеризующее состояние канала связис тем абонентом,от которого принята ййформация, поступившая на декодер 8 информации. .

По окончании декодирования из декодера 8 информации в блок формирователь 7 квитанций поступает опознавагель, представляющий некоторую кодовую комбинацию. Поступление опознавателя в формирователь 7 квитанции разрешает считывать информацию с дешифратора 16 анализатора 6 состояния канала. В результате данных операций в формирователе 7 квитанций будет сформирована квитанция, несущая в себе информацию о качестве.канала связи. Квитанция через блок 1 памяти поступает на выход.

Квитанция, принятая передающим устройством, через коммутатор 12 со- общений поступает на Декодер 9 квитанций, где производится ее декодирование, сравнение опознавателей и вы-, деление кодовой комбинации оценки ;остояния канала связи. Выделенная {Комбинация записывается в оператив- , ный запоминающий блок 14 по адресу, указанному анализатором 13 адресов.

Техническая эффективность устройства по сравнению с известным заключается в увеличении пропускной способности симплексных каналов связи между абонентами сети.

Увеличение пропускной способности к }налов сбязи при применении предлагаемого устройства происходит за счет более рационального выбора числа повторений информационной части сообщения, учитывающего условия приёма информации каждым абонентом сети.

.Кроме этого,применение предлагаемого Устройства позволит повысить эффективную скорость передачи и уменьI шить время доставки информации в системе связи.

Формула изобретения

Устройство регулирования избыточности в симплексных системах связи,

содержащее последовательно соединенные блок памяти и блок запрета, а также последовательно соединенные блок сравнения, блок совпадения и счетчики, выходы которых объединены и подключены ко второму входу блока, запрета и входу блока памяти, ko второму входу которого подключен выход блока запрета, при этом выход блока памяти подключён к другим входам блока совпадения, отличающееся тем, что, с целью оптимального регулирования числа повторений передач, введены последовательно соединенные коммутатор сообщений, анализатор адресов, оперативный запоминающий блок, последовательно соединенные декодер информации, счетчик блоков с ошибками, анализатор состояния канала и формирователь квитанций, а также счетмик блоков и декодер квитанций, вход которого подключен .ко, второму выходу коммутатора сообщений, а выход через оперативный запоминающий блок подсоединен ко входу блока сравнения, при

этом третий выход коммутатора сообщений через последовательно соединен- . ные декодер информации и счетчик блоков подсоединен ко второму входу, анализатора состояния канала, третий вход которого подключен к объединенным вторым входам формирователя квитанций, счетчика блоков с ошибками, счетчика блоков и третьему выходу декодера информации, четвертый выход которого подсоединен к третьему входу формирователя квитанций, выход которого подсоединен к третьему входу блока памяти, к четвертому входу которого подключен четвертый выход коммутатора сообщений.

Источники информации, {принятые во внимание при экспертизе

1. Авторское свидетельство СССР Vf 5079 9,кл.Н О 15/22,197 (прототип).