Устройство для передачи и приема дискретной информации с коррекцией ошибок Советский патент 1990 года по МПК H04L1/16 

дополнительный блок 8 памяти, блок 9 выделения сигнала, входной накопитель 10, декодер II, блок 12 управления записью, блок 13 приема служебной информации, накопитель 14 приема, потребитель 15, счетчик 16 принятых блоков, накопитель 17 запросов, формирователь 18 сигнала квитанции, блок 39 восстановления квитирующего номера, дешифратор 20 сигнала квитанции, блок 21 сравнения контрольных битов, счетчик 22 ожидаемых квитанций и решающий блок 23.

Счетчик 16 принятых блоков и счет чик 22 ожидаемых квитанций в исходное состояние устанавливаются только в режиме циклового фазирования. Та35

Устройство работает следующим образом.

Дискретный сигнал на передаче, поступающий от источника 1 информации, разделяется в коммутаторе 2 на блоки, 40 кая начальная установка счетчиков 16 каждый из которых дополняется в сум- и 22 производится как на передающем

устройства, которое вырабатывает первую последовательность, а таким устройством может быть как передающая часть, так и приемная часть).

На приемной стороне принятый из канала дискретный сигнал через блок 9 выделения сигнала проходит на входы декодера 11 и входного накопителя 10. Кроне того, что импульсы синхронизации границ блоков с выхода блока 9 выделения сигнала поступают в блок 7, они подаются также на блок 19 вос- с ановления квитирующего номера и на вход счетчика 16 принятых блоков.

Счетчик 16 принятых блоков и счетчик 22 ожидаемых квитанций в исходное состояние устанавливаются только в режиме циклового фазирования. Та

кая начальная установка счетчиков 16 и 22 производится как на передающем

Изобретение относится к технике электросвязи. Цель изобретения - повышение достоверности передачи путем выявления нарушения порядка нумерации квитанции. Устройство содержит на передаче источник 1 информации, коммутатор 2, кодер 3, формирователь 4 выходного сигнала, блок 5 памяти, сумматор 6, блок 7 сравнения последовательности синхронизирующих импульсов, а на приеме - дополнительный блок 8 памяти, блок 9 выделения сигнала, входной накопитель 10, декодер 11, блок 12 управления записью, блок 13 приема служебной информации, накопитель 14 приема, потребитель 15, счетчик 16 принятых блоков, накопитель 17 запросов, формирователь 18 сигнала квитанции, блок 19 восстановления квитирующего номера, дешифратор 20 сигнала квитанции, блок 21 сравнения контрольных битов, счетчик 22 ожидаемых квитанций, решающий блок 23. Введенная совокупность блоков позволяет выявлять нарушения порядка нумерации квитанций и тем самым достичь поставленной цели. 1 ил.

маторе 6 служебными битами, а в формирователе 4 выходного сигнала - проверочными битами, выработанными кодером 3. Из формирователя 4 выходной сигнал поступает в канал связи. Одновременно информационные части блоков, выходящие из коммутатора, последовательно записываются в блок 5 памяти так, что каждый записанный информационный блок имеет свой адрес в блоке 5 памяти на случай повторения. Служебные биты, поступающие на сумматор 6 из формирователя 18 сигнала квитанции на приемной стороне, . структурно состоят из битов циклического номера квитанции, битов содержания квитанции (запрос или подтверждение на принятый последним блок

5

0

5

пункте, так и на приемном, поэтому состояние счетчика 22 ожидаемых квитанций на пункте передачи соответствует показаниям счетчика 16 принятых блоков на пункте приема.

В декодере 11 производится проверка принятого блока на наличие ч нем ошибок. Если декодер 11 не обнаруживает ошибок в принятом кодовом блоке, то информационная часть блока из входного накопителя 10 через блок 12 управления записью переписывается в накопитель 14 приема на место, определяемое счетчиком 16 числа принятых блоков, и через некоторое время выдается потребителю 15 информации. Одновременно служебная часть блока перезаписывается через блок 13 гшиема

5

служебной информации частично в блок 19 восстановления квитирующего номера (разряды номера квитанции), частично в дешифратор 20 сигнала квитанции (разряды содержания квитанции) и частично в блок 21 сравнения контрольных битов( разряд контрольного бита).

В блоке 21 контрольный бит запоминается до приема следующего блока. При этом всякий раз осуществляется сравнение значений контрольного бита из вновь принятого блока и из предыдущего блока информации. Если значения этих битов совпадают, то, следовательно, на пункте приема блока информации не было расхождения скоростей его приема и передачи квитанции на этот блок. Несовпадение контрольных битов свидетельствует о расхождении скоростей до величины, способной вызвать нарушение циклической нумерации квитанций.

В блоке 19 восстановления квитирующего номера по синхронизирующим сигналам, приходящим от блока 9, и полученным разрядам номера квитанции производится восстановление квитирующего номера /1 если номер квитанции передавался не полностью. С выхода блока 19 восстановленный код номера принятой квитанции поступает на один из входов сравнения решающего блока 23. На другой вход сравнения решающего блока 23 поступает код ожидаемого номера квитанции, который формируется счетчиком 22 ожидаемых квитанций,

При совпадении кодов ожидаемого и принятого номеров квитанции решающий блок 23 разрешает прохождение квитирующего номера на адресный вход дешифратора 20 сигнала квитанции. По квитирующему номеру и битам содержания квитанции, приходящим на его ин- Аормационный вход, дешифратор 20 сигнала квитанции1 вырабатывает сигнал управления коммутатором 2: сигнал о передаче в очередном блоке новой информации от источника 1 или сигнал о повторении информации, хранящейся в блоке 5 памяти по адресу, соответствующему номеру квитанции. Одновременно сигнал управления записывается в дополнительный блок 8 памяти и используются для управления коммутатором 2 в тех случаях, когда в следующем принятом блоке декодер 11 обна78Я256

ружит ошибку,или по специальному сигналу из решающего блока 23.

Значение счетчика 22 ожидаемых квитанций наращивается на 1 при каждой

5 выдаче квитанции из дешифратора 20. При несовпадении кода принимаемого номера квитанции с кодом ожидаемого номера квитанции решающий блок 23 п переходит к анализу сигнала, полученного от блока 2) сравнения контрольных битов. Если на выходе блока 21 сигнал не свидетельствует о расхождении скоростей передачи и приема, то

., решающий блок 23 выдает на кодер 3 управляющий сигнал о переходе системы в режим циклового фазирования, так как в этом случае несовпадение указанных кодов свидетельствует вероятнее

20 всего о случайном сбое счетчика 16 принятых блоков и поэтому его необходимо откорректировать (что возможно только в режиме циклового фазирования). Если на выходе блока 21 сигнал

25 свидетельствует о расхождении скоростей передачи и приема на противоположном пункте, то решающий блок 23 возвращается к анализу кодов принятого и ожидаемого номеров квитанции.

JQ При этом если значение принятого номера больше значения ожидаемого номера квитанции, то решающий блок 23 формирует сигналы для организации выдачи двух квитанций: принятой из канала квитанции и 5 предыдущей, которая потеряна. Первая из этих квитанций формируется обычным способом: номер этой квитанции поступает из блока 19 восстановления квитирующего номера через решающий блок 23 на дешифратор 20, а содержание берется из соответствующего служебного бита, поступающего на дешифратор 20 с выхода блока 13 приема служебной информации. Для формирования второй (потерянной) квитанции ее номер решающий блок 23 выбирает из счетчика 22 ожидаемых квитанций, а содержание - из другого бита полученной квитанции. Кроме того, решаю- щий блок 23 формирует сигнал для наращивания на 1 значения счетчика 22 ожидаемых квитанций при каждой выдаче квитанции на коммутатор 2, Этот сигнал через дешифратор 20 поступает

55 на вход счетчика 22.

Если значение принятого номера меньше значения ожидаемого что оз40

начает прием подряд двух блоков с одинаковыми квитанциями) , то решающий блок 23 блокирует дешифратор 20 и квитанция в данном цикле не выдается, а показания счетчика 22 не нара- щивафтся,

Если декодер 11 обнаруживает ошибку в принятом кодовом блоке, то блок 12 управления записью маскирует в накопителе 14 приема место, номер которого указывается счетчиком 16 принятых блоков, для последующего его заполнения при повторной передаче.

Блок 13 приема служебной информации блокирует перезапись служебной информации из входного накопителя 10 в блок -19 восстановления квити- рующих номеров, дешифратор 20 и блок 21 сравнения контрольных битов.

Сигнал об обнаружении или необнаруже нии ошибок в принятом кодовом блоке; вырабатываемый декодером 11, поступает также в накопитель 17 запросов, в котором запоминается на время, равное времени передачи одного блока. Из накопителя 17 Запросов в формирователь 18 сигнала квитанции передается информация о наличии ошибок в последнем принятом блоке, а также в блоке, предшествующем ему. По этой .информации и по номеру последнего принятого блока, поступающему из счетчика 16 принятых блоков, формирователь 18 сигнала квитанции формирует биты содержания квитанции и биты циклического номера. К такой квитанции добавляется контрольный бит, вырабатываемый блоком 7, и с по- мощью сумматора 6 вся служебная инфор

o

5

, 0

0

5

0

5

мация вставляется в последовательность передаваемого блока.

Формула изобретения

Устройство для-передачи и приема дискретной информации с коррекцией ошибок по авт. св. № 809615, отличающееся тем, что, с целью повышения достоверности передачи путем выявления нарушения порядка нумерации квитанций, на передаче введен блок сравнения последовательностей синхронизирующих импульсов к сигнальному входу которого подключен дополнительный выход коммутатора, при этом синхронизирующий вход и выход блока сравнения последовательностей синхронизирующих импульсов соединены соответственно с синхронизирующим выходом блока выделения сигнала и с дополнительным входом формирователя сигнала квитации на приеме, а на приеме введены счетчик ожидаемых квитанций, к входу которого подключен второй выход дешифратора -сигнала квитанции, решающий блок и блок сравнения контрольных битов, к входу которого подключен выход блока приема служебной информации, причем выход блока восстановления квитирующего номера через ретаающий блок, второй вход которого соединен с выходом счетчика ожидаемых квитанций, подключен к первому входу дешифратора сигнала квитанции, а выход блока сравнения контрольных битов соединен с третьим входом решающего блока, выход которого подключен к дополнительному входу кодерч на передаче. .