Преобразователь угла поворота вала в код Советский патент 1982 года по МПК G08C9/04 

(54) ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА Изобретение относится к автоматике и вычислительной технике и может найти применение для связи аналогового злектромехани ческого преобразователя с цифровым вычислительным устройством. Известен преобразователь перемещение - код, содержащий генератор, гетеродин, дели-, тель частоты, фазовращатель, лгреобразователн частоты, формирователи фазовых импульсов и преобразователь временной интервал - код Недостатком преобразователя является невысокая ТОЧ 10СТЬ. Известен преобразователь угла поворота вала в код, содержащий генератор, фазосдвигаю щие цепи, формирователь питающего напряжения, выполненный на двух сумматорах, синус но-косинусный датчик угла с двумя входными обмотками, подключенными к выходам сумм торов ,формнрователи импульсов и формирователь кода 2. Недостатком нэвестного преобразователя является невысокая точность. В КОД Цель изобретения - повышение точности преобразователя угла поворота вала в код. Поставленная цель достигается тем, что в преобразователь угла поворота вала в код, содержащий генератор, два сумматора, выходы которых соединены с входами синусно-косннусного датчика угла, и формирователь импульсоп. выход которого соединен с первым входом формирователя кода, введены фильтр иижннх частот, фазочувствительный детектор и блок делителей частоты, вход которого соединен с выходом генератора, первый и второй выходы блока делителей частоты соединены с входами первого сумматора, входы второго сумматора соединены с третьим и четвертым выходами блока делителей частоты, выход которого соединен с первым входом фазочувствительного детектора, выход сннуснокосинусного датчика угла соединен с входом фильтра нижних частот, выход которого соединен с вторым входом фазочувствнтелыюго детектора, выход которого соеданеп с входом формирователя импульсов, шестой н седьмой выходы блока делителей частоты соепииемы 39 соответственно с вторым и третьим входами формирователя кода. Блок делителей частоты содержит два делителя на четыре, два цифровых сумматора и де литель с промежуточными выходом, вход , которого является входом блока делителей частоты, а первый и второй выходы соединены с входами соответственно первого и второго цифровых сумматоров, выход каждого из которых соединен с входом соответствующего делителя на четыре, первые выходы делитепёй па четыре являются соответственно первым и вторым выходами блока делителей частоты, третий и четвертый выходы которого соед1нены с вторыми выходами делителей на четыре, третий и четвертый выходы делителя с промежуточным выходом соеданеиы с пятым и шестым выходами блока делителей частоты, вход и седьмой выход которого соединены между собо На фиг. 1 приведена блок-схема преобразователя угла поворота вала в код на фиг. 2 - схема блока делителей частоты, вариант выполнения; на фиг. 3 - временные диаграммы, поясняющие работу преобразователя. Преобразователь содержит генератор 1 частоты fb. сумматоры 2 и 3, синусно-косинусный датчик 4 угла, фильтр 5 нижних частот, фазочувствительный eTeFTOp 6, формирователь 7 импульсов, формирователь 8 коДа, блок 9 делителей частоты, в который входят делители 10 и 11 с выходами импульсов частот fH и fo и делители 12 и 13 частоты с расщепителями фазы выходных импульсов частот fi и fj. В случаях, когда требуется преобразователь угла поворота вала в код, имеющий выход в двоичном коде, блок 9 делителей частоты содержит делитель 14 с промежуточным выходом, цифровые сумматоры 15 и 16 и де.лители 17 и 18 на четыре. Преобразователь работает следующим образом. От генератора 1 на входы блока 9 (с входов делителей 10-13) поступают импульсы , частотой fь (фиг. 3, fь). На двух выходах делителя 12 частоты блока 9 формируются импульсы fj и f{ (фиг. 3, f,,f,) частотой f,, сдвинутые относительно друг друга по фазе на 1/4 периода. На двух выходах делителя 13 частоты блока 9, имеющего коэффициент деления, отличный от коэффициента деления делителя 12, формируются импульсы fi и f2 (фиг. 3 fi, fj) частотой fj, сдвинутые по фазе на 1/4 периода. Сигналы fi и fj поступают на входы сумматора 2, на выходе которого формируется сигнал а (фиг. За). Пр этом первая гармоника сигнала t имеет вид Icj AcoBdlt isivialc - tСигналы f( и fj поступают на входы сумматора 3, на выходе которого формируется сигнал (фиг. ЗЬ). При этом первая гармоника сигнала иМеет вид Igt А s-in 21С isin ait Выходные сигналы Ди J сумматоров 2 и 3 поступают иа входные обмотки датчика 4 угла. Напряжение с выходной обмотки датчика 4 поступает в фильтр 5 нижних частот, где происходит выделение сигнала с (фиг. З.с), представляющего собой сумму двух сигналов разностной (f о - н) и суммарный (fо + f н) частот. Сигнал с на выходе фильтра нижних частот имеет вид U |-yos 21t(vf,)t4 () В cos (alt цit ч)со5 2it ЕО-Ь i.Mi. t a I где В - амплитуда сигнала с на выходе фильтра 5 нижних частот; tp - пространственный угол взаимного попожения входных и выходных обмоток датчика 4 угла. Сигнал с с выхода фильтра 5 нижних часtoT поступает на одаш из входов фазочувствительного детектора 6, на второй вход которого с выхода блока 9 поступают импульсы опорной частоты fo. В фазочувствительном детекторе 6 осуществляется синхронное детектирование и вьодепение с помощью фильтра нижних частот пер&ой гармоники сигнала d (фиг. 3d), частота которого равна 1ц, а фаза соответствует взаимному положению входных и выходной обмоток датчика 4. При этом на фазочувствительиом детекторе 6 практически полностью исключается из измерительного сигнала d квадратурная составляющая. Сигнал d с выхода фазочувствительного детектора 6 поступает на формирователь 7 импульсов. Прямоугольные импульсы с выхода формирователя 7 поступают на первый вход формирователя 8 кода, на второй вход которого с выхода блока 9 поступают импульсы частотой fH. В формирователь 8 кода по передним фронтам импульсов, поступающих на его первый и второй бходы, формируются временные интервалы, которые заполняются импульсами частоты fb,, поступающими на третий вход формирователя 8 кода с выхода блока 9. Величина временного интервала в формирователе 8 кода соответствует взаимному положению входных и выходной обмоток датчика 4 угла. Блок 9 делителей частоты работает следующим образом. Делитель 14 вьшолнен в виде двоичного делителя частоты с 2п-двоичными разрядаАО (где п ) а цифровые суьшаторы 15 и 16 выполнены в виде (n-r-l)разрядных полных двоичных сумматоров. Сигналы с п-1 младших разрядов делителя 14 поступают на входы сумматоров 15 и 16 в качестве первого слагаемого. В кач&стве второ го слагаемого на входы сумматора 15 поступают сигналы последующих .п-1 разрядов делителя 14. В качестве второго слагаемого На входы сумматора 16 поступают сигналы, инверсные сигналам второго слагаемого на входах сумматора Л 5 (на входе переноса млад шего разряда сумматора 15 должен быть установлен логический О, а на входе переноса младшего разряда сумматора 16 - логическая 1). Выходные сигналы со старших разрядов сумматоров 15 и 16 поступают на входы делителей 17 и 18, которые могут бьпгь выполнены в виде двухразрядных двоичных делителей. В этом случае на выходе блока 9 формируются сигналы следующих частот: . - В . (jvx- 14Cl ll) 4(-4.1) Формула изобретения f. Преобразователь угла поворота. вала в код, содержащий генератор, два сумматора, вы ходы которых соединены с входами синуснокосинусного датчика угла, и формирователь импульсов, выход которого соединен с первым входом формирователя кода, отличающийся тем, что, с целью повышения точности преобразователя, в него введены фильтр НИЖНИХ частЬт, фазочувствнтельный детектор н блок делителей частоты, вход которого соединен с выходом генератора, первый и второй выходы блока делителей частоты соединены с входами первого сумматора, входы второго сумматора соединены с третьим и четвертым выходами блока делителей частоты, 11ятый выход которого соединен с первым входом фазочувствительного детектора, выход синусно-косинусного датчика угла соединен с входом фильтра нижних частот, выход которого соединен с вторым входом фазочувствительного детектора, выход которого соединен с входом формирователя импульсов, шестой и седьмой выходы блока делителей частоты соединены соответственно с вторым н третьим входами формирователя кода. 2. Преобразователь по п. 1. о т л и ч аю щ и и с я тем, что. блок делителей частоты содержит два делителя на четыре, два цифровых сумматора и делитель с промежуточным выходом, вход которого является входом блока делителей частоты, а первый и второй выходы соединены с входами соответственно первого и второго цифровых сумматоров, выход каждого из которых соеданен с входом соответствующего делителя на четыре, первые выходы делителей на четыре являются соответственно первым и вторым выходами блока делителей частоты, третий и четвертый выходы которого соещшены с вторыми выходами делителей на четыре, третий и четвертый выходы делителя с промежуточным выходом соединены с пятым и шестым выходами блока делителей частоты, вход и седьмой выход которого соединены между собой. Источники информации, принятые во внимание при экспертизе 1.Авторское сввдетельство СССР N 409258, кл. G 08 С 9/00, 1971. 2.Авторское свидетельство СССР (f 525988, кл. G 08 С 9/04, 1974 (прототип).

15

fr.

f4

fff

0fff.l

ff

f

ff