Устройство для контроля погрешности цифро-аналоговых преобразователей Советский патент 1982 года по МПК H03K13/02 

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПСГРИИНОСТИ ШФРа-АНАЛОГОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ

1

Изобретение относится к аналого-цифровой вычислительной технике и может быть использовано для контроля шв})роаналоговых преобразователей {ЦАП) при их промьпиленном производстве, а также в контрольно-проверочной annapaiype вычислительно-управляющих комплексов.

Известно устройство для контроля погрешности ЦАП, содержащее группы переключателей, подключаемых к узловым точкам декодирующей резистивной сетки ft -2 контролируемого ЦАП, блок управления, источник эталонных напряжений и компараторы Tl .

Недостатком данного устройства явля-, ется необходимость подключения групп переключателей к узловым точкам декодирующей резистивной сетки R -2R , однако современные интегральные схемы ЦАП не имеют выводов узлов декодирукяцей сетки. 20

близким к изобретению по технической сущности является устройст во для контроля погрешности цвфро-аналоroBZftx преобрюзователей, содержащее генератор импульсов, счетчик, контролируемый шя})ро-аналоговый преобразователь, интегратор, источник опорного напряжения, первый аналоговый запоминающий апемент, дафференшальный дискриминатор и вычитающий усилитель, пертый вход которого соединен с выходом контролируемого дв ро-аналогового преобразо(вателя, второй вход вычитающего усилителя подключен к информационному входу первого аналогового запоминакщего элемента и к выходу интегратора, первый вход которого соединен с выходом источника опорного напряжения, выход генератора .импульсов подключен к пержому входу счетчика, В1 ходы которого подключены к шфрошдм входам контрюлвруемого Ш|} ро-йвалогав( го прюобрюзователя t .

Недостатком {Еэвестного устройства является необходимость регулврсюкн (поА софойки) ясточнвкбв опорного аапрвженвя и напряжения смшаения дпя совмещенвя пилообразного вапряжвывя интегратора со ступенчатым напряжением контролируемо3938го 11АП. Достигнутая совмещенность харак теристик нарушается вследствие дрейфа параметров интегратора и источника напряжения с(у1ещения, что снижает достоверность контроля ЦАП. Погрешность контг ролируемого ЦАП Л ц , содержит состав- ляющую д, определяемую неточностью совмещения характеристик интегратора и контролируемого 11АП и дрейфом их характеристик,11еяь изобретения - повьпиение точности контроля погрешности нелинейности преобразователей. Поставленная цель достигается тем, что в устройство для контроля погреш- . ности Ш1фро-«налоговых преобразователей, содержащее генератор импульсов, счетчик, кЪнтролируемый цифро-аналоговый преобразователь, интегратор, источник опорного напряжения, первый аналоговый запоми- наюший элемент, дифференциальный дискриминатор и вычитающий усилитель, перзый вход которого соединен с выходом контролируемого нифро-аналогсжого преобразователя, второй вход вычитающего усилителя подключен к информационному входу первого аналогового запоминающего элемента и к выходу интегратора, первый вход которого соединен с выходом источника торного напряжения, выход генератора импульсов подключен к первому входу счетчика, выходы которого подключены к цифровым входам контролируемого 1ш4 ро-аналогового преобразователя, введены сумматор, второй и третий аналоговые запоминающие элементы, блок управления и коммутатор, анался овый -вход которого соеддаен с выходом вычитающего усилителя, первый тлход коммутатора пош1лючен к выходу дифференциального дискриминатору, второй выход коммутатора соединен с информационным входом третьего аналогового запомшшкщего элемента, выход которого подключен ко второму входу интегратора, третий выход коммутатора соединен с информационным входом второго аналогсжого запоминающего элемента, первый вход сумматора подключен к первому выхо; первого аналогового запоминаклаего элемента, второ вход сумматора соединен с выходом второго аналогового- запоминающего элемента, выход сумматора подключен к аналоговому входу контролируемого цй4фО-анапогового преобразователя, выходы блока управления соединены с управляющими входами счетчика, интегратора, коммутатора пержсямэ, второго и третьего аналоговых. запоминакядих элементов. 9 на фиг. 1 представлена структурная схема устройства; на фиг. 2 - временные диаграммы, поясняющие принцип совмещения характеристик интегратора и ЦАП. Устройство для контроля ЦАП соде1 жит генератор 1 импульсов, счетчик 2, контролируемый 11АП 3, источник 4 опорного нап1И жения, интегратор 5, аналоговый запоминающий элемент 6, вычитак щий усилитель 7, дифференциальный дискриминатор 8, первый и второй дополнительные аналоговые запоминающие элементы 9 и 1О, сумматор 11, коммутатор 12 и блсж 13 управления. Выход генератора 1 соединен с первым входом счетчика 2. Выходы разрядов счетчика 2 соединены с Ш1Ф11ЮВЫМИ входами контролируемого ЦАП 3, выход которого соединен с первым входом вычитающего усилителя 7, второй вход которого соединен с выходом интегратора 5. Первый вход интегратора 5 соединен с источником 4 опорного напряжения, а выход интегратора подключен к первому входу аналогового запоминающего элемента 6. Выход вычитающего усилителя 7 подключен к первому входу коммутатора 12, первый выход которого подключен к входу дифференциального дискриминатора 8, а два других выхода - к первым входам дополнительных аналоговых запоминающих элементов 9 и 1О. Выход перв го дополнительного аналогового запоминакацего элемента 9 подключен ко второму входу интегратора 5, выход второго запоминающего элемента 10 - к первому ююду сумматора 11, второй вход которого подключен к юкоду основного аналогового запом1гаакядего элемента 6, а выход - к аналоговому входу контролируемого ЦАП 3. Вторые входы интегреьтора 5, аналоговых запоминающих элементе® 6, 9 и 1О, коммутатора 12 и счетчика 2 подключены к выходам блока 13 управления. Работа устройства состоит из двух этапов подготовитвлыаого и основного (рабочего). В проаессе подготовительного этапа блшс 13 управления в момент времени t (фиг. 2) устанавливает 2 в нулевое состоште, вследстове чего на шдходе контролируемого ЦАП 3 устанавпввается напряжение, соогоетствуюшее нулевому коду. Схютветственно выход вычвтаюткч) усияитевя 7 через коммутатор 12 подключается кпервому входу дополнительного запоминакяпего элемента 9, подключеннсяч) ко входу интегратора 5. На выходе вычитающего 5938 усилителя 7 появляется напряжение, соответствующее разности нулевого напряхсения 11АП 3 и выходного напряжения ИЕ тегратора 5. Вследствие наличия отрицательной обратнсЛ связи вычитающий усилитель 7 устанавливает на дополнительном запоминающем элементе 9 напряжение которое обеспечивает компенсацию напряжений смещения и щюйфа интегратора 5 и смещейия выходного напряжещш ЦАП 3 ю при нулевом коде .АП - . -(+ К р, где Ку - коэффициент передачи интегра тора; К -коэффициент усиления вычитак щего усилителя; |Ь 1 - коэф }жциент обратной связи. При значения К в ю - 10 компенсаШ обеспечивается. В момент времени Ьг (фиг. 2) запускается счетчик 2, а интегратор 5 начинает интегрировать напряжение источника 4. В момент ti ( 1) соответствующего наличию всех на цифровых вхсн дах ЦАП 3 блок 13 управления формирует сигнал и коммутатор 12 подключает В1)итающий усилитель 7 к перзому входу дополнительного запоминающего элемента 1О. Основной аналоговый запоминающий элемент 6 псщключается к выходу интегратора 5, а счетчик 2 устанавливается в единичное состояние. С выхода ЦАП 3 поступает напряжение, соответсту вукяяее полному напряжению ПАП при едв иичном коде на цифровых кодах. и,АП ОП ИНТ Ц АП где - коэффициент передачи интегратора ; и,АП коэффициент передачи ЦАП. На выходе второго дополнительного анал(ЯХ1Вого запоминающего элемента 10 в течение времени tj устанавливается напряжение и К - и К к О ИНТ о ИНТЦАП ЗЭГi+K(i Таким образом, на выходе сумматора 11 устанавливается напряжение UOP в результате чего Ц)nli„нтHUoKи т Uiэ9 fцAЯ что определяет совмещение линейной характервсопш и;1тегратора со ступенчатой характеристикой ЦАП. После автоматического совмещения граничных точек характеристик контролируемого ЦАП и иитегра тора начинается второй основной зтва работы устройства. 96 В момент времени tj блок 13 управл ния запускает счетчик 2, а интегратор 5 начинает интегрировать напряжение исто ника 4. Одновременно счетчик 2 управ- ляет контролируемым ЦАП 3, которой формирует пилообразное напряжение в соответствии с напряжением, поступающим на его анало1Ч)вый вход с выхода сумматора 11. Напряжение контролируемого ПАП 3 вычитается из пилообразного напряжения интеградгора 5 с помощью вычитающего усилителя 7 и через коммутатор 12, управляемый блсжом 13 управления поступает на вход дифференциального д скриминатора 8. Изобретение позволяет повысить точность контроля погреивдости IIATI и ста- бильность устройства за счет автоматического совмещения характеристик интегратора и контролируемого ЦАП, исключения регулировок при смене образдов конт родируемых UAf и исключения влияния щзейфсж напряжения смещения О интег ратора и напряжения источника смещение. Формула изобретения Устройство для контроля погрешности цифро-аналоговых преобразователей, содержащее генератор импульсов, счетчик, контролируемый цифро-аналоговый преобразователь, интегратор, источник опорного напряжения, первый аналоговый запоминающий элемент, дифференциальный дискриминатор и вычитающий усилитель, переый вход которого соединен с выходом контролируемого цифро-аналогового преобразователя, второй вход вычитающе- го усилителя подключен к информационному входу первого аналогового запоминающего элемента и к выходу интегратора, пе{шлй вход которого соединен с выходом источника игорного напряжения, выход генератора импульбов подключен к первому входу счетчика, выходы которого подключены к цифровым входам контроли« руемого щв ро-аиалогового преобразователя, отличающееся тем, что, с целью повышения точности контроля погрешности нелинейности цреобразовате-г лей, в него введены сумматор, второй и третий аналоговые зацоминакидие элементы, блок управления в ком гутатор, аналоговый вход которого соедииеи с выходом вычитаюшехч) усилителя, первый выход коммутатора подключен к выходу дифферешщальвого дискриминатора, второй выход коммутатора соединен с янформа-

шюннымвходом третьего аналогсюслго ааломвнаюшего опвмента, выход которого подключен ко второму хоау интегратора, третий выход коммутат(фа соединен с ин формационным входом второго аналогового эаломннакяцего элемента, первый вход сумматора подключен к neiffiOMy выходу первого аналоговсФо запоминающего элемента, второй вход сумматора соединен с выходом второго аналоговгаго запоминаюшего элемента, выход сумматора под ключей к аналогсхвому входу контролируемого 1аифро-чаналогового преобразователя,

выходы блока управления соединены с управлякндими входами счетчика, интегратора, коммутатора, первого, второго и третьего аналоговых запоминающих элементой.

Источники информации, принятые во внимание при экспертизе

кл. Н 03 К 13/02, 23.07.79 (прототип

Фиъ.1