Устройство для сравнения фаз двух электрических величин Советский патент 1982 года по МПК H02H3/38 G01R25/00 

Изобретение относится к электротехнике и можот быть использовано для пос троения рс:пе направления мощности, реле сопротивления и других фазосравнивающи устройств. Известны устройства для. сравнения фаз двух электрических величин путем сравнения времени совпадения их знаков с Временем несовпадения, содержащие ин тегратор, выходное напряжение которого сравнивается с заданным порогом iT и и 2 . Порог остается одним и тем же как при срабатывании, так и при возврате устройства, что приводит к вибрации на границе рабочей зотгы. Наиболее близким к предлагаемому по технической су1цно :ти является устройство для сравнения 4аз двух электрических величин, вь;полнсш1ое-на основе детектора уровня суледней величины и содержащее интегратор, выход которого подключен к .то-пмюму ограничителю напрял ения, и исполнительный орган, выполненный на триггере Шмитта з . Однако это устройство срабатывает ложно при наличии апериодической со;;. тавляющей хотя бы в одной из сравни- Баемых величин. Цель изобретения - повышение помехоустойчивости устройства. Поставленная цель достигается тем, что устройство для сравне}гия фаз двух электрических величин путем сравнения времени совпадения их знаков со временем несовпадения, содержащее интегратор, выход которого подключен к двустороннему ограничителю напряжения, и исполнительный орган, вьшолненный на триггере Шмитта, снабжено блоком совпаде шя положительных знаков сравниваекгых величин, блоком совпадения их отрицательных знаков, дополнительным интегратором, выход которого подключен к пополт тел1т ному двустороннему огранитт лю напряжения, 9 аналоговым сумматором, причем на входы блоков совпадетоя подаются

3о г. 73 4

сравнипаемтле-величины, выход блока coivпадения положительных знаков .српвтгонемых величин подключен ко входу основного интегратора, выход блока совпадения отрицательных знаков сравниваемых $ величин подключен ко входу дополнительного интегратора, выходы двусторонних ограничителей напряжения подключены ко входам аналогового сумматора, выход которого подключен ко входу испод- 10 нительного органа.

На фиг. 1 приведена функщюнальная схема предлагаемого устройства; на

фиг.

диаграммы, поясняюише его

работу при различных сдвигах фаз (f

сравниваемых величин; на фиг. 3 - диатраммы работы устройства при различной форме входных сигналов; на фиг. 4 диаграммы срабатывания устройства при подаче сравниваемых величин.

Устройство со.пержит блок .1 совпадения положительных знаков сравниваемых величин, формирующий прямоугольное напряжение U , блок 2 совпадетшя их отрицательных знаков, формирующий пря моутольное напряжет е Un , основной и допол1гате.льный интеграторы 3 и 4, подключенные к основному и дополнительному двусторонним ограничителям 5 и 6 и формирующие совместно с ниминапряже ния U и Uii, аналоговый cyMigtaTop 7, формирующий напряжение U j , и исполнительный орган - триггер Шмитта 8.

При изображении процессов сравнения фаз на диаграммах (фиг. 2-4) принято, что интегрирование близко к идеальному, т.е. напряжения 1) иЧ и U. изменяются по линейному закону, на интервале заряда с угловым коэффициентом к -} , а на интервале разряда - с угловым коэффициентом . принято, что U

иич.ии-. ,

F-ассмотрим графики напряжений при различных значетшх разности фаз (f меж ду входными величинами. Пусть t есть продолжительность интервала совпадения, а i - интервала несовпадения, Ug и Ug,, - нижтй и верхний пределы двусторонних ограничителей 5 и 6, U( и Ug пороги срабатывашш и возврата исполнитольгного органа 8. -t иЧ.р - время непрепывного З01-)ядо и разряда интеграторов 3 и 1,,

При -лax ср , близких к 180 (фиг. 2a),tp знп-тт, что напряжение (l, успсвоет С1п1зиться до предела U g/i P HirJiie. чгм начнет возрастать напряжении Uj,, , н ипоборот. т.е. пульсации на14

пряжений не накладывак1ТС5 друг н« друга. При определенном угпс i интервал разряда достигает величины интервплп несовпадения tp t. Начиная г этого угла, пульсации напряжений НПКЛПДЫВПКУГся друг на друга, что сначпла приводит только к росту величины и j-fflv,n которая становится больше, чем 11 UQ.I , а после угла Ц) (фиг. 2б), при котором 1р i ц+ij.:T/2 , напряжете U f,,. в моменты, когда U мнксималыю, все еще превосходит нижний предел UQI . что приводит к более быстрому рос;ту максимумов суммарного напряжого)я и j; гт)а . Продолл ая увеличиваться с уменылением тла, интервал разряда при угле (р (фиг. 26) достигает макгимольно возможного значения . j +1ц , при этом t.,. Пульсации И гтегро;1ьных и cyMNaного напряжегшй становятся ь этом случае максимально па можным11

Пока (4), , в процессе интегрирования разряд преобладает над зарядом, не давая возможности кривым UH-I- и Un приподняться над уровнем LI QI , т.е. MtTun Qt- , , напротив, зпряд начинает преобладать над ра.зрядом интегральное напряжение за вре.мя i ( увличивается настолько, что к концу периода не успевает снизиться до урс)Вня и0/1 . Кривые интегральных напряжений начинают постепенно подниматься вверх от нижнего предела UQI к верхнему Uo2 Установившееся положение кривых показано на фиг. . 2 1 ij .

Диаграммы (фиг. 2) построены для значения коэффициента - kp/k , равного 1/3, при котором Ц -135 , if -12О , ф..

Возможны различьпые взаимосвязи между пределам- U оч J 02 порогами и,-. , U g . Но для поставлешюй це;ш наилучшим является условие Cf. - Cf.,,, где Cpj,- угол срабатьгоания. Дантюе условие иллюстрируется фиг. За, на которой для определенности разность ДО Q (J Q-,- U,-, ьыбрана равной ма1{симаяьно возможной

разности и ,,ri штрихом помечены величины, соответствующие ут-лу срабатывания.

Тот факт, что апериодические слагающие в сравниваемых ве,1}ичинах не вызывают ложного срабатывания, и,ллюстрируется фиг. ЗБ-i.

Если обе величины постоянны (фиг. Зб то одно из интегральных напряжений дсхтигает предела UQ, но второе остается на уровне UQ,, , так, 4ToU, U(- Глсли одна величина синусоидальна, а вторая 5 постоянна ((iwr. ЗЬ), то в этом случае будет сформпропано только .одно прямоут ольное пштряжение и, следовательно уровня Uo отлично только одно итггегральное напряжение. Апериодт1чес1сие состантякштие в одно (фиг. 3) или сразу в обеих входных поличинах (фиг. Зо) также не приводят ложной работе. Объясняется это тем, что расширение интервалов совпадения первух знаков двух электрических величин, с оп ров ождается соответствующим сужением интервалов совпадения вторых знаков, и поско шку рост интегральных напряжений ог раничен, то уменьшение уровня одного из пис, обусловленное сужением интервалов, заведомо приводит к тому, что контролируемое напряжение и с- но Д(х:тигнет порога U с . В зависимости от фазы коммуташ1и время действия устройства может изменяться в некоторых пределах. Предельны случгзи пока;,)аны на фиг. 4, где принято, что и Q.) - О . Фиг. 4 а соответствует фазе коммутации, при которой время срабатывания ми1гамально, а фиг. 4Ь - фазе при которой оно максимально. Г асчет показывает, что при 180 - градусной зоне работы на краю зоны, т.е. при Cf Cj) cpmin - Mc,icpniax 25 а в середине зоны, т.е. при tp 0, 7,5 MC,tcpmo(x 15,8 мс. Вре мя возвратаЬ 8,35 мс. Таким образом, использование в пред лагаемом устройстве раздельного интегрирования выходных сигналов двух блоко совпадения знаков сравниваемых величин с последующим их ограничением и сумми рованием позволяет при сохранении достаточно высокого быстродействия устранить ложную работу устройства при наличии л сравниваемых величинах апериодичс ;ких составлякяцих. Формула изобретения Устройство для сравнения фаз электрических величин путем сравнения времени совпадения их. . со временеил несовпадения, содержащее интегратор, выход которого подключен к двустороннему ограничителю напряжения, и исполнительный орган, выполненный на триггере Шмитта, отли чающеес я тем. что, с целью повышения помехоустойчивости, оно снабжено блоком со&паде ния положительньпс знаков сравниваемых величин, блоком совпадения их отрицательных знаков, дополнительным интегратором, выход которого подключен к дополнительному двустороннему ограничителю напряжения, и аналоговым сумматором, причем на входы блоков совпадения подаются сравниваемые величины, выход блока совпадения положительных знаков сравниваемых величин подключен ко .входу основного интегратора, выход блока совпадения отрицательных знаков сравниваекшк величин подключен ко входу дополнительного интегратора, выходы двусторонних огранич пгелей напряжения подключены ко входам аналогового сумматора, выход которого подключен ко входу исполнительного органа. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 10035, кл. G О1 R 25/ОО, 1966. 2.Патент Великобритании 1374425, кл. Н О2 Н 3/40, 1974. 3.Использование интегральных микосхем в релейной защите. Сб. Релейая защита и противоаварийная автомати- . а, М., Энергия, 1976, с. 37-50.

. f

a/mf,

w

цV

У„

/y« 5

О фуг. 4 /25