Многоканальный матричный коммутатор Советский патент 1982 года по МПК G08C15/06 

(54) МНОГОКАНАЛЬНЫЙ МАТРИЧНЫЙ КОММУТАТОР

Изобретение относится к технике ,связи,.а именно к задаче построения 1УЗЛОВ коммутации каналов.на сетях передачи дискретнойинформации в интегрированных АСУ промышленных предприятий, а также к задаче построения кодоимпульсных систем уплотнения сетей связи.

Известно устройство для управления коммутацией сообщений по нескольким каналс1М передачи, содержгицее информационные блоки, выходы которых соединены соответственно с входами блока коммутации и элемента ИЛИ,блок управления, элементы И, первые входы которых соединены с первыми выходами блока управления, а вторые - с вьСкодами блока коммутации, а выходы - с входами элементов памяти, одни выхода которых соединены с каналами передач сообщений, а другие - с входами блока селекции управляющих воздействий, выходы которого соединены с входами блока управления, с другими входами КОТОРОГО соединен выход элемента ИЛИ

14

Недостаток данного устройства сострит в том, что при передаче сообщений вследствие наличия элементов памяти предполагается обйэательная

задержка сооЩиений,при передаче сообщений на сети связи возможен проход одного и того же сообщения через один и тот же узел коммутации дважды и более. Все это увеличивает время доставки сообщений. .

Известно акже устройство матричного метода коммутации каналов, содержащее блок коммутации, входы ко10торого соединены с информационными блоками, входом регистра и первым входом управляющего блока, второй вход котсрогчэ соединен с выходами I блока кснлмутации и входами передаю15щих блоков, третий вход - с выхо(Дом пересчетчика, первый выход с вторым зходом блока коммутгщии, а второй выход - с вторЬши выходами устройства матричного метода комму20таций каналов, вторые входы которого соединены с входами памяти, выход которого:через 6JTOic изменения структуры соединен с первым входом пересчетчика, второй вход которого соединен с выходом регистра f2J.

25

Однако отказавшие каналы связи и неработанидаё -передающие бЛоки не учитываются в функции управления выбором . направления передач, существу30ют значительные потери времени на

определение внутреннего состояния устройств,пересчетчик с переменной структурой забир.ает значительное время на выбор направления при анализе занятости, в то время как данную фунКцию возможно решать централизованно с меньшими временными потерями в ЭВМ Наличие указанных недостатков в этом устройстве увеличивает время доставки информации,

Наиболее близким по совокупности конструктивных и функциональных при-, знакор к изобретению является устройство для адресного управления коммутацией сообщений, содержащее переда ющие блоки, элементы памяти, .элементы ИЛИ и И, блок управления, блок коммутации , блок селекции управляющих воздействий, блок входных воздействий и информационные блоки, выходы которых соединены с входами блока коммутации и через элемент ИЛИ с первым входом блока входных воздействий, второй вход которого соединен с первым выходом блока управления, а выходы - с Первыми входами блока управления, вторые выхода которого соединены с первыми входами элементов И, вторые входы которых соединены с выходами блока коммутации, а выходы с входами элементов памяти, первые выходы которых соединены с передающими блоками, а вторые выходы - с входами блока селекции управляющих воздействий, выходы которого соединены с вторыми входами блока управления 3.

Недостаток известного устройства состоит в значительном времени доставки сообщений, связанном с задержкой сообщений в элементах памяти,а . также с вероятностью образования петель в маршруте сообщений, т.е. в прохождении одного и того же узла коммутации повторно..Действительно при применении метода управления, реализова1уого в известном устройстве, сообщения перед передачей передающими блоками скапливаются в элементах памяти, а реализация управления . передачей сообщения бе предварительной коммутации каналов связи по маршруту На сети влечет возможность прохождения одного и того же сообщения через один и тот же узел коммутации (ОДИН два и более раз.

изобретения --повышение быстродействия коммутатора.

Указанная цель достигается Tert, что в многоканальный коммутатор, содержащий, информационные блоки, выходы которых соединены с первыми входами . блока.предварительной коммутации,первые выходы которого соединены с первым) входами элементов И, элемент ИЛИ и передающие блоки, первые выхода которых подключены к каналам переЬачи сообщений, введены блоки контроля , блок памяти, передатчик телесигнализации и управляющие шины, вход блока памяти подключен к первой управляющей шине, выходы - к первым входам блока управления, первые и второй выходы блока управления соединены соответственно с вторыми и третьим входами блока предварительной коммутации, вторые и третьи выходы которого соединены соответственно с вторыми входами блока управления и входами соответствующих передающих блоков, первые и вторые выходы которых соединены с первыми и вторыми входами соответствующих блоков контроля, выходы блоков контроля соединены с третьими входами блока управления и входами передатчика телесигнализации, выход которого подключен к второй управляющей шине, третьи выходы блока предварительной коммутации соединены с входами информационных блоков, выходы которых соединены с вторыми входами элементов И, выходы которых через элемент ИЛИ соединены с Четвертым входом блока управления.

Кроме того, блок управления содержит регистр сдвига, дешифраторы, элементы И, ИЛИ и узел выбора приоритетного направления, выход регистра сдвига через первый дешифратор соединен с первыми входами соответствующих первых элементов И,. выходы которых соединены с входами соответствующих элементов ИЛИ, выходы элементов ИЛИ соединены с соответствующими входами узла выбора приоритетного направления, выходы которого через второй дешифратор соединены с первыми выходами блока управления и входами элемента И,, выход которого соединен с вторым вьтходом блока управления, вторые, третьи и четвертые входы первых элементов И и вход регистра сдвига подключены соответственно к первым, вторым, третьим и четвертому входам блока управления

На фиг.1 приведена блок-схема прелагаемого коммутатора; на фиг.2 функциональная схема блока памяти маршрутов; на фиг.З - функциональная схема блока управления; на фиг.4 функциональная схема блока предварительной коммутации ; на фиг.5 - функциональная реализация узла выбора приоритетного направления блока управления; на фиг.б - блок-схема передатчика телесигнализации; на фиг.7 структурная схема приемного блока памяти маршрутов; на фиг.8 - временные диаграммы, отражающие прохождени сигналов через основные узлы предлагаемого коммутатора во времени.

Блок-схема многоканального коммутатора содержит (см.фиг.1) информационные блоки , которые могут представлять собой приемную часть аппаратуры передачи данных, приемник дискретных сигналов, связывающие мно гоканальный коммутатор с передатчика ми других многоканальных коммутаторо на сети связи, элементы И , бло 3 предварительной коммутации; элемент ИЛИ 4, блок 5 управления; блок 6памяти маршрутов, упЕ5авляющие шины 7и 8 канала связи с ЭВМ, которая управляет централизованно распределением потоков на всей сети связи; передатчик 9 телесигнализации, предназначенный для передачи сигналов об изменении структуры сети в управляютую ЭВМ, причем передатчик 9 строится, как известный передающий полукомплект системы телесигнализсщии на базе комбинационно распределительного метода набирания, блоки контроля (каждый из них состоит из узла определения работоспособности, вход которого подключен к второму выходу передающего блока и который . определяет исправность передающего блока и узла контроля канала связи, вход которого подключен к первому выходу передающего блока и канала пе редачи сообщений и который определяет, исправен ли канал связи), передающие блоки 11.-llj, представляющие собой передатчики дискретных сиг налов, в частности это могут быть передатчики стандартной аппаратуры .передачи данных; 12 -12 передач .сообщений, представляющих собой физические линии связи предлагаемого многоканального коммутатора с аналогичными на сети связи. Функциональная схема блока 6 памяти маршрутов содержит (см.фиг.2) приемник 13, первые и второй распределители 14 и 15, реализованные как обычный распределитель в телемехани 1еских системах, элементы И число которых равно тп (N-1), где N число многоканальных матричных коммутаторов (узлов коммутаций)i регистры 17 -17, в которые записывается информация от ЭВМ о i-м номере направления передач и о числе промежуточных узлов кс)ммутации от данно го до адреса назначения, если сообщение передавать по i-му направлению передач; выходы блока 6 памяти маршрутов . Функциональная схема блока 5 управления (см.фиг.3) содержит входы 19, регистр 20 сдвига; пер вый дешифратор 21, дешифрирующий адрес назначения сообщения и имеющий N-1 выходов, элементы И 22 и 23, дешифратор 24, элементы ИЛИ 25, число которых равно Km, где К - число разрядов в каждом из регистров ilf17jJ;t узел 26 выбора приоритетного направления; выходы 27, , вхо ды , . Функциональная схема блока 3 предварительной коммутации (см.фиг.4) содержиТ; входы , регистры сдвига; первые дешифраторы 33-1-23, предназначенные для дешифргщии адреса назначения сообщения; вторые дешифраторы ,, предназначенные для дешифрации команды конца передачи сообщения; первые ,, вторые 36 -36fy, третьи и четвертые , элементы ИЛИ соответственно; первые ,, вторые , и третьи , элементы И соответственно; первые ,, вторые 43,-43и, третьи ,;„и четвертые 45,-45, выходы соответственно ; Функциональная реализация узла 26 выбора блока 5 управления (см.фиг.5) содержит выходы первые ,ц и вторые 49 -49к элементы ИЛИ, первые 50.f-50,y, и вторые , элементы И;- выходы , Блок-схема передатчика 9 телесигнализации (см.фиг.6) содержит входы , у-зел 54 наборных элементов; шифратор 55, элемент 56 пуска; генератор 57 тактовых импульсов, распределитель 58; и линейный узел 59. 1 Структурная схема приемного блока 13 блока 6 памяти маршрутов содержит (фиг.7) первый 60 и второй 61 полосовые фильтры; первый и Bibpoft детекторы 62 и 63, первую 64 и вторую 65 интегрирующие цепи; триггеры 66 и 67 Шмитта (или любые другие .пороговые элементы) ; первый 68 и второй 69 выходы. На временных диаграммах {.см.фиг.8) выход сигнал на выходе позиции к; X - код на выходе дешифратора 21; 1 -- -, . , . у - код на выходе блока 6 памяти; Z - код на выходе узла 26 выбора; . Oi. - код передатчика 9 телесигнали3 адии. .. Многоканаль.ный матричный коммутатор работает следующим образом. При централизованном способе управления распределением потоков на сети связи, состоящей из предлагаемых многоканальных матричных комутаторов, ЭВМ осущес вляет функцию правления централизованно всеми аспределениями потоков и для этого меет связь с каждым многоканальным атричным коммутатором по физичесим каналам связи, конкретно по каалам связи с ЭВМ, организованным по инам 7 и 8. Причем по шине 8 канала вязи с управляющей ЭВМ от предлааемого многоканального матричного оммутатора в оперативную память ЭВМ ередается информация об отказавших передающих блоках , и каналах , передачи сообщений. Если пе редающий блок Их) выйдет из строя вследствие отказа каких-либо узлов или элементов, либо канал 12 передачи сообщений откажет вследствии обрыва физической линии либо выхода из строя линейных устройств, во на выходе блока 10 контроля появляетс потенциал, который подается на соот ветствующий третий вход блока 5 управления и вход 53 -передатчика 9 телеригнализации. Причем в передатчике 9 телесигнализации (см.фиг.6) импульс от входа 53 поступает в узе 54 наборных элементов, в котором набирается код номера отказавшего к нала связи, по которому , нельзя осуществлять связь. Элемент 56 пуска срабатывает при изменении состояния узла 54 наборных элементов и запуска ет генератор 51 тактовых импульсо на время, равное времени передачи информации об появившейся неисправности. Шифратор 55 кодирует информа цию, и через линейный узел 59 инфор мация в виде кодового сообщения,состоящего из последовательных двоичных димволов (временная последовательностгь обеспечивается распредели телем 58), подается на шину 8 канал связи с ЭВМ и передается в оператив ную память ЭВМ. На основе поступающей от шин 8 информации в ЭВМ складывается структура сети, причем все возникшие изменения сразу же фиксируются в ЭВМ и находят отражение в законе управления распределением кодов информации на сети связи. Для каждого многоканального матричного коммутатора ЭВМ вычисляет маршрутную таблицу, данные которой в цифровых кодах засылаются от ЭВМ по шине 7 канала связи с ЭВМ в блок 6 памяти маршрутов.: Маршрутная таблица для каждого многоканального коммутатора сети строится по, так называемому, мат- , рйчному методу определения длины кратчайшего пути, который базируется на том, что длину кратчг йших путей между всеми многоканальными ком мутаторами можно определять возведе нием/в степень N-1-й матрицы длин ветвей или N-1-M кратным умножение матрицы смежности, описывающей структуру сети,.саму на себя L L L , причем элемент li 1 если-есть св между i-M .коммутатором и j-M коммутатором, и Ijj О, если эта связь отсутствует, а N равно числу комму таторов на сети связи. Маршрутная таблица имеет вид 1 23N-1 где элемент обозначает код номера, исходящего из коммутатора канала 12 -12уу1 передачи сообщений 12.,12, к j-му коммутатору. Элементы m - для каждого фиксированного j распола гаются сверху вниз в той последовательности, в которой они должны выбираться при передаче сообщения по данному j-му адресу. Т.е., например, при передаче к j-му коммутатору вначале выбирается код направления т, если направление с этим кодом занято, если неисправно, то выбирается- код направления т.д. Причем код vyi - может быть кодом любого из канала 12у|-12у передачи сообщений и задается управляющий ЭВМ. Если, допустим, к некоторому j-му коммутатору при передаче по первому направлению будет, допустим, шесть промежуточных коммутаторов,при передаче по второму направлению три, по третьему направлению один, по четвертому направлению два и, допустим, по пятому направлению три коммутат-бра, то в качестве т; будет код втброго направления, m j--четвертого направления второго направления,тд; - пятого направления, - первого направления. Коды маршрутной таблицы рассматриваемого i-ro матричного коммутатора по шине 7 канала связи с ЭВМ записываются в регистры 17 -17 блока 6 памяти маршрутов. При этом частотные сигналы,. несущие информацию тактовой частоты и кодов номеров каналов 12;,-12j, подаются на входы 7 приемника 13 (см.фиг.7). Полосовые фильтры 60 и 61 соответственно выделяют тактовую частоту и частоту, моделирук}}дую импульсы кодов каналов . Частоты с выходов фильтров 60 и 61 выпрямляются детекторами 61 и 63, сглаживаютсй интегрирующими цепями 64 и 65, и на выходе триггеров Шмидта, прямоугольные импульсы. На выходе триггера Шмидта 66 получаем импульсы тактовой частоты, на выходе триггера Шмидта 67 импульсы кодов номеров каналов 12 12у„. Импульсы тактовой частоты с первого выхода 68 приемника 13 подаются на первый вход первого распределителя 14. Потенциал имеется на первых выходах первого 14 и второго 15 распределителей, и в регистр 17 через открытый элемент И 16 запи|сывается от второго выхода 69 при;емного блока 13 код т номера некоторого канала передачи из каналов в регистр n;f . С приходом второго импульса тактовой частоты от первого выхода 69 приемника 13 потенциалы находятся на втором из первых и на первом выходах первого и второго распределителей 14 и 15 устройств соответственно. При этом через элемент И 167. в регистр 17 записывается код т и т.д. По окончании записи кодов 1Шпульсы тактовой частоты переключают посредством импульса с второго выхода .первого распределителя 14 второй распределитель 15 и на его втором выхо де; появляется потенциал, т.е. осуществляется запись кодов . регистры и т.д. до окончательной записи всех кодов регистры 17:J -17. ЭВМ периодически обновляет информа1шю, записанную в регистрах I7j-17 n связи с происходящими изменениями в структуре сети связи. Рассмотрим процесс установления соединений в i-м предлагаемом много канальном матричном коммутаторе при поступлении сообщений от информационных блоков ,. Слово сообщения имеет вначале команды Начало текста и Адрес назначения сообщения а в конце - команду Конец текста. Пусть, допустим, согласно временных диаграмм (см.фиг.8), поступает сообщение от информационного блока 1 на соответствующий первый вход блока 3 предварительной коммутаций и через открытый элемент И 2 и элемент ИЛИ 4 на первый вход 19 блока 5 управления. При этом в блоке 3 предварительной коммутации (см, фиг.4) сообщение поступает в регистр 32 сдвига и последовательно (посимвольно) в него записывается. По команде Адрес назначения (при полной ее записи в регистр 32) сработает первый дешифратор 33, на одном из его N-1 выходов появляется по тенциал и через первый элемент ИЛИ 35 подается на первые входы первых элементов И и первый вход : второго элемента И 40. В блоке 5 управления сообщение по ступает в регистр 20 (см.фиг.З), анЙ логично как и в регистр 32 блока 3 коммутации. На команду Адрес назначения сработает первый дешифратор 21, и на одном из его выходов, соответствующем номеру j адреса назначения многоканального матричного коммутатора, которому адресовано сообщение, появляется потенциал, который подается на первые входы соответствующих первых элементов И 22 (код X на временных диаграгшах фиг.8). Т.е., если допустим потенци-. ал на втором выходе дешифратора 21, то. он подается на элементы И J22, вторые входы которых соединены с вторыми входами блока 5 уп.равления. Тогда коды, записанные в регистрах 17|-17, подаются от выхо-. дов 18;f-18 (код у на временных диаграммах фиг.ё через соответствующие открытые элементы И 22, элементы ИЛИ 25 на входы схемы 26 выбора г т.е..на входы узла 26 выбора подаются коды несущие информацию, сколько промежуточныхматричных коммутаторов на сети связи Нс1ходятся при передаче j-му коммутатору, по направлению каналов ,. Узел 26 выбора (см.фиг.5) .выбирает направление со-, гласно приоритетной записи кодов го . ., если нет сигналов на соответствующих первых входах 29 и ЗОу) потенциалов (исправлен и незанят канал 12), то будет выбран код %/ если есть сигнал на входах 29 или 30, то будет выбран код т, если есть сигнал на вход 29 или 292 30, или 302, будет выбран код 1Па4. и т.д. Это происходит вследствие того что при наличии потенциалов на входах 29 или 30 на соответствующие входы элементов И 22 будет подан. запрет, и код. будет подан на входы 47 -47 узла 26 выбЪра.Каждый элемент -ИЛИ 48 объединяет входы 47i -47;}, т.е. на элементах.ЛИ ,и элементах И , реализова- . на известная схема приоритета выбора, т.е. ,если есть сигнал на выходе элемента И 50;f, то он запрещает срабатывание элементов И , если нет сигнала на выходе элемента И 50/f (есть потенциал на входе 23 или 24() то есть сигнал на выходе элемента И SOj, который запрещает срабатывание элементов И 50 -50|«, и т.д. Разрешающий потенциал с выхода элемента И 50 поступает на вторые входы вторых элементов и , и выбранный код mij подается через элементы ИЛИ ) (к - число разрядов кода) на ; выходы узла 26 выбора. Таким образом, из m направлений выбрано для передачи сообщений некоторое i-e направление по каналу 12/{ и з-му коммутатору. Второй дешифратор 24 блока 5 управления дешйфрирует код ,и на его выходе будет . потенциал.. Если заняты или неисправны все каналы 12/|-12 |передач,т.е. на всех входах или есть потенциал, то на дешифраторе 24 будет набор нулей, на выходах дешифратора 24 не будет потенциала, и сработает второй элемент И 23, то. на его выходе 27 будет .потенциал, т.е. это свиетельствует о необходимости выдачи тказа информационному блоку 1 изэа невозможности установления соедигнения.

.Сигнал от первого выхода (а Согласно времейных диаграмм фиг.8 от 5 первого выхода 2) блока 5 управления подается на соответствующий втврой вход 28 (или 28г согласно временных диаграмм фиг.8) блока 3 коммута- . ни. При этом учитывая, что в блок«; Ю 3 коммутадии при приходе сообщения по входу 31 сработал первый дешифратор 33 и на выходе элемента ИЛИ 35, есть потенциал, то сработает рервый элемент И 39;J-(иЛи И 39 со- 15 гласно фиг.8), потенциал с выхода которого приводит триггер 39 в единичное состояние, и, тем самым, устанавливается соединение для передачи сообщения от информационного блока 1 20 на вход через регистр 32, третий элемент II 41, четвертый элемент ИЛИ 384, третий выход 44- блока 3 коммутации на передающий блок и от него к каналу 12 передачи сообще- л НИИ (или на временных диаграммах фиг.О передачи 12 к каналу от выхода 42 блока 3 коммутации). Кроме того, по- енциал с выхода триггера 39 подается на вход третьего элемента ИЛИ 37з, и на четвертом выходе 4б2 блока 3 коммутации будет потенциал, который подается на четвер- тый вход 34 2 блока 5 управления,что свидетельствует о том, что канал 12 . занят передачей и выбран для переда- 35 чи очередного поступившего сообщения Быть не может. По окончании передачи сообщения от информационного блока 1, на команду Конец текста сработает второй дешифратор 31| и 40 сбросит триггер 39(триггер.39) в исходное нулевое состояние, тем самым будет закрыт элемент И 41(элемент И 41) и не будет потенциала на выходе 46/J (выходе 46/1) блока 3 ком- 45 муТ;ации.

Если все направления , заняты, то приходит импульс по входу 27 блока 3 коммутации/ сработает элемент н первом выходе 42 бло- JQ ка 3 коммутации будет потенциал, который подается на вход информационного лока 1, и информационный блок 11 П1 ерывает передачу сообщения ввиду занятости данного i-ro многокана льного матричного коммутатора для сети связи.

Следует отметить, что во время передачи сообщения срабатывает также первый элемент ИЛИ 36 , на втором „ выходе 43 блока 3 коммутации будет . . потенциал, который закрывает элемент И 2, и информационная часть сообщения не проходит на блок 5 управления. На временных диаграммах фиг.8 показано также, что во время передачи- , 65

сообщения от информационного блока 1 по каналу 1221 приходит сообщение от информационного блока 1«,, и блок 5 управления выбирает код , т.е. с выхода 44 блока 3 коммутации передает данное сообщение через передающий блок 11. по каналу 12д и соседнему многоканальному коммутатору на сети связи. Показано также, что приходит сообщение от информационного блока 1 и передается по каналу 12j. При выходе из строя HaiipaBSeHTfflпередач по каналу 12 от шины В к ЭВМ передается код неисправности of,.

Технико-экономическую эффективность предлагаемого устройства по отношениТо к известному возможно оцедить следующим образом.

Пусть время задержки сообщений в элементах памяти известного устройства оценивается величиной 1еЛ|.

Вероятность образования петли на сети при работе известных устройств оценивается величиной 5f / а вызванная этим дополнительная задержка сообщения - величиной , где Т - среднее вреМя доставки сообщения на маршруте, содержащем п коммутаторов..

Если среднее время задержки сообщения в предлагаемом многоканальном коммутаторе в связи с занятостью все каналов обозначим величиной Cfg. , то эффективность предлагаемого коммутатора по отношению к известному возможно оценить формулой

Т + R, Т +

JH i-tiooi

Э

Т + ц;.

Формула изобретения

Многоканальный матричный коммутатор, содержащий информационные блоки выходы которых соединены с первыми входами блока предварительной коммутации, первые выхода которого соединены с первыми уходами элементов И, элемент ИЛИ и передающие блоки, первые выходы которых подключены к каналам передачи сообщений, отличаю ЩоИ и с я тем, что, с целью повышения быстродействия коммутатора, в него введены блоки контроля, блок памяти,;передатчик телесигнализации и управляющие шины, вход блока памяти подключен к первой управляющей шине, выходы - к первым входам блока управления, первое и второй выходы блока управления соединены соответственно-6 вторыми и третьим входами блока предварительной коммутации , вторые и третьи выходы которого соединены соответственно с вторыг/ш входами блока управления и входами соответствующих передающих блоков, первые и вторые выходы которых соединены с первыми и вторыми входами соответствующих блоков контроля, выходы блоков контроля соединены с третьими входами блока управления и входами передатчика телесигнализации, выход которого подключен к второй управляющей шине, третьи .выходы блока предварительной комму:Тации соединены с входами информаци:онных блоков, ВЫХОДЫ которых соединены с вторыми входами элементов И, выходы которых через элемент ИЛИ соединены с четвертым входом блока управления.

в

выходы элементов ИЛИ соединены с соответствующими входами узла выбора приоритетного направлени51, выходы которого через второй дешифратор соединены с первыми выходами блока

S управления и входами элемента И, выход которого соединен с вторым выходом блока управления, вторые, третьи и четвертые входы первых элементов И и вход регистра сдвига подключены соответственно к первым,вторым, третьим и четвертому входам бло:ка управления.

Источники информации, )j принятые во внимание при экспертизе

20

r n-LMJ

f

fff

.//;

0fff.

M,..2S„ЗO,..Jff

гг

rs JLIIlIL

ff

г

Фт.З 2dif§t 8m 4v y/. m -rt

IPfff.