Цифровой измеритель статического коэффициента усиления транзисторов Советский патент 1982 года по МПК G01R31/26 

Изобретение относится к электронной

п измерительной технике и может быть использовано при измерении параметров транзисторов.

Известны цифровые измерители статического коэффициента усиления транзисторов.

Известен цифровой измеритель, содержащий источник задания режимов, соединенный с клеммами для подключения эмиттера и коллектора испытуемого транзистора и через резистор - с входом операционного усилителя, цепь обратной связи которого соединена с выходом схемы автоматического выбора пределов измерения, соединенной с входами цифрового индикатора, вторые входы цифрового индикатора через дешифратор соединены с реверсивным счетчиком, при этом первый вход реверсивнох-о счетчика через ключ и нуль-индикатор соединен со сх&-. мой двойного интегрирования, второй вход реверсивного счетчика соединен с вы-, ходом вычитания единицы, первый выход

реверсивного счетчика через схему переключения режима измерения соединен с операционным усилителем, а второй выход реверсивного счетчика соединен с входом схемы вычитания единицы 1.

Однако данное устройство имеет нюкое быстродействие, так как измерение производится за двух импуттьсов тока эмиттера.

Известен также измеритель, содержащий источник коллекторного напряжения, генератор линейно изменяющегося тока, пороговое устройство, генератор измерительных импульсов, соединенный через схему запрета с сумматором, накапливающим число импульсов, соответствующее заданному току коллектора, выход сумматора соединен с входом пускового триггера, выход которого соединен со схемой запрета, вход схемы запрета соединен с .генератором счетных импульсов, а выход через фо мтфователь с входами управления триггера, счетчика и генератора лвнейно изменяющегося тока 2.

Однако это устройство имеет невысокую точность измерэнгия параметра иэ-оа того, что трудно обеспечить хорошую линейность и стабильность генератора лннейно изменяющегося тока ба;зы.

Наиболее близким к предлагаемому является цифровой измеритель статического коэффшгаента усиления транзисторов, содержащий источник коллекторного напряжения, соединенный с клеммой для под ключетш соответствующего вывода испытуемого транзистора, генератор импульсов тока, клемму для подключения эмкеттера испытуемого транзистора, клемма дпя подключения базы которого соединена с одним выводом измерительного резистора, другой вывод которого подклк чеи к обшей шине, соединенной с первым выводом токосьемного резистора, блок сравнения, делитель напряжения, соедимецньи с коммутатором, вход которого соединен с блоком управления, и индикатор. Устройство содержит также источник эталонного напряжентш, подключенный к входу делителя напряжения З}.

Устройство позволяет измерять параметр за время действия одного импульса эмиттерного тока, но при большой его шгате/шности, так как схема коммутатора построена на электромеханических реле, а схема ттравления коммутатором рассчитана ю шаговые его переключения. Кроме того, измеритель характеризуется точностью юмерений, ограниченной стабильностью параметров генератора импуль сов эмиттерного тока.

Целью изобретения является повышение быстродействия и точности измерителя.

Поставленная цель достигается тем, что в цифровой измеритель статического каэф ицнента усиления транзисторов, содежащий источник коллекторного напряжешш.соединенный с клеммой для подключешш соответствующего вывода испытуемог транзистора, генератор импульсов тока, клемму для подключения эмиттера испытуемого транзистора, клемма для подключения базы которого соединена с од- шм гАыводом .измерительного резистора, другой вывод которого подключен к общей щияе, соединенной с первым выводс)м токосъемного резистора, блок, сравнения, делитель напряжения, соединенный с коммутатором, вход которого соединен с блськом управления, и индтгкатор, введены cyixiMBTop и масштабирующий усилитель зашунтированный резистором, причем вход сумматора и вход генератора

импульсов тока соединены с вторым выходом токосъемного резистора, а выход генератора импульсов тока соединен с клеммой для подключения эмиттера испытуемого транзистора, второй вход сумматора соединен с клеммой для ПОДКЛКУчения базы испытуемого транзистора и входом делителя напряжения, а выход сумматора соединен с первым входом блока сравнения, второй вход которого соединен с выходом масштабирующего усилителя, вход которого подключен к выходу коммутатора, выход блока сравнения через блок управления соединен с индгаштором.

При этом, в качестве блока управления использован автомат последовательного приближения.

На чертеже представлена функциональная схема предложенного измерителя.

Измеритель содержит генератор 1 импульсов тока, источник 2 коллекторного напряжения и измерительный резистор 3, соединенные с клеммами для подключения соответствующих выводов испытуемого транзистора 4, токосъемный резистор 5, сумматор 6, построенный по известной схеме на операционном усилителе 7, в цепь обратной связи которого включен резистор 8, а к входу подключены суммирующие резисторы 9 и 1О. Клемма дл подключения базы испьттуемого транзио тора 4 соединена с входом делителя 11 напряжения, резисторы которого через цепи коммутации коммутатора 12 подключены к входу масштабирующего усилителя 13, коэффициент усиления которого задается масштабирующим резистором 14, включенным в цепь отрицательной обратной связи усилителя 13. Делитель 11 напряжения, коммутатор 12 и масштабирующий усилитель 13с резистором 14 образуют цифро-аналоговый умножитель ,15, цифровые управляющие входы которого соединены с блоком 16 управления, который выполнен в виде автомата последовательного приближеЬия, и к выходам которого подключен индикатор 17. Вход блока 16 управления соединен с выходом блока 18 сравнения, входы которого подключены к выходам сумматора 6 и масштабирующего усилителя 13.

Устройство работает следующим образом.

На коллектор испытуемого транзистора 4 от источника 2 напряжения задают напряжение, при котором производят ТЕмерение статического коэффшгиента усиления ЕС т- От генератора 1 импульсов тока в эмиттер испытуемого траоистора 4 поступает прямоугольный импульс тока с заданной амплитудой Dg . При этом на измерительном резисторе 3, включенном в цепь базы испытуемого транзистора 4, создается падение напряжения и , пропорциональное току базы Dg . При прохождении импульса эмиттерного тока через токосьемный резистор 5 на нем обра зуется падение напряжения и , пропорци нальное току эмиттера 3, . Для упрощал шш по1П5мания работы устройства предположим, что значения сопротивлений резисторов 3 и 5 равны, и что сопротивления резисторов 8,9 и 10 также имеют равные значения. При этом на вы ходе сумматора 6 образуется напряжение иц , значение которого, очевидно, пропо{ ционально току коллектора J , т.е. Jk 5 Напряжение Ug поступает на аналоговый вход цифро-аналогового умножителя 15, управляемого автоматом последовательного приближения по цифровым управляющим входам. Алгоритм работы функциональной час,ти измерителя, состоящей из цифро-аналогового умножителя 15, автомата последовательного приближения и блока 18 сравнения, полностью соответствует алгоритму работы аналого-цифрового преоб- разователя (АЦП) поразрядного уравновешивания, в котором 3 -качестве опорного напряжения использовано напряже1тае Uc , а в качестве измеряемого - напряжение Uj . Автомат последовательного приближения поочередно, начиная со,стар шего, производит включение разрядов АЦП с помощью цепей коммутации комму татора 12 И по результатам сравнения, фиксируемым блоком 18 сравнения, формирует код, пропорциональный отношению UK /Ug, т.е. пропорциональный В.. Действительно, напряжение на выходе масштабирующего усилителя в обращенном АЦП с двоичной шкалой пропорционально коду, задаваемому на коммутатор 12 автоматом последовательного приближения, который задает необходимый коэффициент передачи делителя 11 напряжения. Цифро-Аналоговый умножитель 15 сов местно с автоматом последовательного приближения позволяют получить результат сравнения на блоке 18 и результат намерения в цифровой форме на индикаторе 17 за минимальное колгпество переключений коммутатора 12, существенно меньшее числа последовательных шагов коммутатора, используемого в известном устройстве. Предложенный измеритель статическо го коэф 11щиента усиления отл 1частся от кзвестногх), так как благодаря HeioMeii- ности отношешю значений токов базы и коллектора проверяемого транзистора при wзмeняющe Icя значении тока эмиттера исключается влияние стабильности и точности установки амплитуды эмиттернного тока на погрешность измерения. При этом одновременно с обеспечением прямого отсчета измеряемого параметра возможно использование цифро-аналоговых преобразователей параллельного rvtпа, которые отличаются высоким быстродействием и точностью, обусловленных возможностью применения быстродейст вующих бесконтактных ключей, при этом влияние остаточных напряжений на fnrx существенно снижается в таких структурах преобразователей. Таким образом, в предложенном измерителе обеспечивается повышение быотродействия и точности. Кроме того, измеритель с такой структурой имеет высокую технологичность всех функциональных узлов при изготовлении их в микроэлектронном исполнении, что позволяет уменьшить габариты, вес и повысить надежность устройства. Формула изобретения 1. Цифровой измеритель статического коэффициента усиления транзисторов, содержащий источник коллекторного напряжения, соединенный с клеммой для подключения соответствующего вывода испытуемого транзистора, генератор импульсов тока, клемму для подключения эмиттера испытуемого транзистора, клем-. ма для подключения базы которого соединена с одним выводом измерительного резистора, другой вывод которого подклк чен к дбщей шине, соединенной с первым выводом токосъемного резистора, блок сравнения, делитель напряжения, соединенный с коммутатором, вход которого соединен с блоком управления, и индикатор, отличающийся тем, что, с целью повышения быстродействия и точ« ности измерения, в него введены сумматор и масштабирующий усилитель, зашунтированный резистором, причем первый вход сумматора и вход генератора импупь сов тока соединены с вторым выводом токосъемного резистора, а выход генератора импульсов тока соединен с клеммой для подключения эмиттера испытуемого транзистора, второй вход сумматора соединен с клеммой для подключения базы испытуемого транаистора и входом делите ля напряжений, а выход сумматора соединен с первым входом блока сравнения, второй вход которого соединен с выходом масштабирующего усилителя, вход которого подключен к выходу коммутдтора, вы ход блока сравнения через блок управления соединен с индикатором. 2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что в качестве блока управления использован автомат последовательного приближения. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 320789, кл. Q 01 R 31/26, 1971. 2.Авторское свидетельство СССР № 331342, кл. G 01 R 31/26, 1972. 3. Авторское свидетельство СССР № 325 57О, кл. G О1 R 31/26, 1972 (прототип).