Устройство для ввода инициативных сигналов Советский патент 1982 года по МПК G06F3/04 

t54) УСТРОЙСТВО ДЛЯ ВВОДА ИНИЦИАТИВНЫХ СИГНАЛОВ

Изобретение относится .к вычислительной -технике и автоматизированным системам управления и предназначено для ввода инициативных сигналов в управляющий вычислительный комплекс.

Наиболее близким к изобретению является устройство ввода инициативных сигнсшов, содержащее на передакхцей стороне датчики, линии связи (по количеству датчиков), а на приемной стороне - модуль ввода инициативных сигналов (МВвИС) один модуль на В или 16 датчиках и процессор, связанный с МВвИС через интерфейс ввода - вывода 1.

Недостатки его заключаются в большом количестве связей от датчиков к управляющему вычислительному комплексу (УВК), большое количество МВвИС и в низком быстродействии, определяемом, с одной стороны, необходимостью опроса всех МВвИС, на входы которых поступают сигналы срабоТ 1вших датчиков, и, с другой сторЬны, длительностью цикла обработки, связанного, в частности, с кодированием, адреса.сработавшего датчика и исключением из последующей обработки тех датчиков, которые былиобслужены во время предыдущих циклов работы.

Цель изобретения - упрощение устройства и повышение его быстродействия.

Цель до.стигается тем, что в устройство для ввода инициативных сигналов, содержащее датчики, модуль ввода инициативных сигналов, выходы которого соединены с входами процес10сора, .дополнительно введены включенные последовательно между датчиками и модулем ввода инициативных сигналов блок памяти, циклический коммутатор с переменной частотой ком15мутации и шифратор, при этом циклический «с 1мутатор выполнен в виде блока ключей, выходы которых параллельно подключены к входил пмфратора и через элемент ИЛИ к счетному входу

20 триггера, связанного через у тановленные на его выходах ждущие мультивибраторы с Bxoflai.ffl элемента И, выход которого подсоединён к управляющему входу ключа, информационный

25 вход которого подключен к выходу генератора импульсов, а выход через распределитель импульсов - к установочньв 4 входам блока памяти и управляющим входам .блока ключей, соединенных 30 своими информационными входагли с

соответствующими выходами блока памяти .

Функциональная блок-схема устройства для ввода инициативных сигналов приведена на чертеже.

Устройство содержит на передакнцей стороне датчики 1, блок 2 памяти, входы которого соединены с датчиками циклический бесконтактный коммутатор 3, состоящий из блока 4 ключей, первые входы которого подключены к выходам блока 2 памяти, распределителя 5 ит-шульсов, выходы которогр соединены со вторыг.ш входами блока 2 памяти и блока 4 ключей, триггера б из ждущих мультивибраторов 7 и 8, входы которых соединены с разными вы ходами триггера б из элемента 9 И, входы которого подключены к выходам ждущих мультивибраторов 7 и 8, из ключа 10, управляющий вхОд которого соединен с выходом элемента 9 И, а выход - со входом распределителя 5, из задающего импульсного генератора 11, выход которого соединен со вторым входом ключа 10, из ишфратора 12, входы которогосвязаны с выходами блока 4 ключей, и из элемента 13 1ШИ, включенного между выходами блока 4 ключей и счетныгл входом триггера 6.

На приемной стороне расположен модуль 14 ввода инициативных сигналов, вхоДы которого соединены с выходами шифратора 12, и процессор 15, подключенный через интерфейс вводавывода к выходу МВвИС.

Блок 2 памяти служит для запоминания сработавших датчиков, может быть выполнен в виде триггеров, устанавливаемых в состояние 1 включения датчиков и сбрасываемых задним фронтом импульсов от распределителя 5. Блок 4 ключей может, быть реализован на элементах И, по ОДНОМУ элементу на каждый датчик. Ключ 10 может быть выполнен также в виде элемента Hv

Циклический бесконтактный коммутатор 3 служит для поочередного подключения выходов блока 2 памяти к /входам шифратора 12 двоичного параллельного кода. Частота коммутации выбрана переменной для уменьшения времени обнаружения сработавшего датчика: выходы блока 2 памяти, не имеющие информации, опрашиваются с большой частотой, а при опросе выхода блока 2 памяти с сигналом 1 что соответствует сработавшему датчику, время подключения его,увеличивается до длительности, нeoбxoди raй для передачи, фильтрации и восприятия кода процессором. Изменение скорости опроса осуществляется путем автоматического включения схемы запрета переключений коммутатора. Шифратор 12 служит для получения параллельного двоичного кода, соответствующего порядковому номеру (адресу сработавшего датчика.

Устройство работает следующим образом.

Передним фронтом импульсов от сра ботавших датчиков 1 взводятся соответствующие триггеры блока 2 памяти. Циклический последовательный опростриггеров памяти осуществляется ключами блока 4 под управлением импульсов распределителя 5. В каждый момен времени распределителем 5 открываетс лишь один из ключей блока 4, при это на входе шифратора 12 формируется либо нулевой код, когда текущий опрашиваемый датчик не требует опроса, либо код с единицей в разряде опрашиваемого датчика в случае взведенного триггера 2 памяти. Шфратор 12 по входному сигналу вырабатывает и посылает в линию связи параллельный двоичный код номера (адреса) сработавшего датчика. Модуль 14 ввода инициативных сигналов, получив код адреса, выдает в процессор 15 сигнал Готов Процессор 15 опрашивает МВрИС и получает код адреса сработавшего датчика Особенность работы устройства заключается в том, что опрос несработавших датчиков может осуществляться на частоте предельной для применяемой элементной базы и не ограничивается процессором. В случае же появления единицы на выходе блока 4 ключей каждый раз через элемент 13 ИЛИ передним фронтом опрокидЕЛвается триггер 6, запускакядий один из мультивибраторов 7 или 8, блокируя этим через элемент 9 И и ключ 10 поступление импульсов с генератора 11 на распределитель 5. Таким образом, удлиняется цикл обработки сработавшего датчика в соответствии с временными характеристиками процессора. Задним фронтом импульса от распределителя 5 сбрасывается соответствующий опрошенный триггер блока 2, поэтому отсутствуют повторные запросы на обработку от уже обслуженных датчиков. Наличие в схеме двух ждущих мультивибраторов 7 и 8, триггера 6 и элемента 9 И обусловлено необходимостью выдержки времени после окончания импульса ждущего- мультивибратора для восстановления его в исходное состояние. Поэтому для повьшения быстродействия системы при опросе следукяцего сработавшего триггера блока 2 Пс1мяти, благодаря переключению триггера 6, опрокинется второй ждущий мультивибратор, а первый в это время будет восстанавливаться в исходное состояние и т.д. Элемент 9 И служит для согласования В1лходов мультивибраторов с ключом 10, когда оба мультивибратора находятся, в устойчивом состоянии, на

входах элемента 9 И будут две единицы и будет открыт ключ 10, если же один из мультивибраторов срабо тает, то на выходе элемента 9 И появится ноль, закрывающий ключ 10.

Таким образом, использование блока памяти, шифратора 12 и циклического коммутатора 3, выполненного в виде блока 4 ключей, элемента 13 ИЛ триггера 6, ждущих мультивибраторов 7 и 8, элемента 9 И, ключа 10, генератора 11 и распределителя 5 позволило упростить устройство для инициативных сигналов, сократить число связей между передающей и приемной стороной и уменьшить число необхоДИ1«1Х МВвИС, что стало возможным, благодаря кодированию информации, и повысить быстродействие устройства, передавая на процессор лишь сигнгшы от датчиков, требующих обработки.

Формула изобретения

Устройство для ввода инициативных сигналов, содержащее датчики, модуль ввода инициативных сигнёшов, выходы которого соединены с входами процессора/ о тличающе, еся тем, что, с целью упрощения устройства и

повышения его быстродействия, в него дополнительно введены включенные последовательно между датчиками и модулем ввода инициативных сигналов памяти, циклический коммутатор с пе ременной частотой коммутации и шифратор, при этом циклический коммутатор выполнен в виде блока кл1эчей) выходы которых параллельно подключен к входам шифратора и через элемент ИЛИ к счетному входу триггера, связанного через установленные на его выходах ждущие 11ультивибраторы с входами элемента И, выход которого подсоединен к управляющему входу ключа, информационный вход которого подключен к выходу генерат фа импульсов, а выход через распределитель импульсов - к установочным входам блока памяти и управляющим входам блока ключей, соединенных своими информационными входами с соответствующими выходами блока пгшяти.

Источники информации, принятые во внимание при экспертизе 1. Логическая KC imoHOBKa систем |На базе процессора М-бООО АСВТ-М РТМ, Северодонецк, НИИ управляющих ;вычислительньгх машин, с. 90-102, 1972 (прототип).