Декодер итеративного кода Советский патент 1982 года по МПК H04L17/30 H03M13/51 

Описание патента на изобретение SU985959A1

(5) ДЕКОДЕР ИТЕРАТИВНОГО КОДА

Похожие патенты SU985959A1

название год авторы номер документа
ДЕКОДЕР ПРОИЗВЕДЕНИЯ КОДОВ РАЗМЕРНОСТИ 3D С ЗАПРОСАМИ 2014
  • Гладких Анатолий Афанасьевич
  • Чилихин Николай Юрьевич
  • Маштеев Асхат Тальгатович
  • Юдина Елена Александровна
  • Чуднов Александр Михайлович
RU2562415C1
АДАПТИВНЫЙ ДЕКОДЕР ПРОИЗВЕДЕНИЯ КОДОВ РАЗМЕРНОСТИ 3D 2012
  • Осадчий Александр Иванович
  • Гладких Анатолий Афанасьевич
  • Агеев Сергей Александрович
  • Комашинский Владимир Ильич
  • Саенко Игорь Борисович
  • Линьков Иван Сергеевич
  • Солодовникова Дарья Николаевна
RU2500073C1
ДЕКОДЕР С УПОРЯДОЧЕННОЙ СТАТИСТИКОЙ СИМВОЛОВ 2012
  • Гладких Анатолий Афанасьевич
  • Капустин Дмитрий Александрович
  • Логинова Ксения Евгеньевна
  • Ермолаева Анна Сергеевна
RU2490804C1
Устройство для декодирования итеративного кода 1988
  • Климова Ольга Анатольевна
  • Синильников Александр Михайлович
SU1547080A1
ДЕКОДЕР С ОБРАБОТКОЙ СПИСКА БАЗОВОГО КЛАСТЕРА 2015
  • Гладких Анатолий Афанасьевич
  • Ганин Дмитрий Владимирович
  • Жарова Анна Александровна
  • Маштеев Асхат Тальгатович
  • Сорокин Иван Александрович
  • Шамин Евгений Анатольевич
RU2605365C1
СИСТЕМА ДЛЯ КОДИРОВАНИЯ И ДЕКОДИРОВАНИЯ С ИСПРАВЛЕНИЕМ ОШИБОК 1991
  • Морозов А.К.
  • Степин В.А.
RU2007042C1
САМОКОРРЕКТИРУЮЩЕЕСЯ УСТРОЙСТВО ХРАНЕНИЯ ИНФОРМАЦИИ 2004
  • Царьков Алексей Николаевич
  • Ананьев Евгений Михайлович
  • Павлов Александр Алексеевич
  • Павлов Алексей Александрович
  • Павлов Павел Александрович
  • Шандриков Алексей Витальевич
  • Ерёмина Надежда Валерьевна
  • Коршунов Виктор Николаевич
  • Долговязов Александр Вениаминович
RU2297030C2
ОТКАЗОУСТОЙЧИВОЕ УСТРОЙСТВО ХРАНЕНИЯ ИНФОРМАЦИИ 2004
  • Царьков Алексей Николаевич
  • Ананьев Евгений Михайлович
  • Павлов Александр Алексеевич
  • Павлов Алексей Александрович
  • Павлов Павел Александрович
  • Шандриков Алексей Витальевич
  • Ерёмина Надежда Валерьевна
  • Коршунов Виктор Николаевич
  • Долговязов Александр Вениаминович
RU2297034C2
ОТКАЗОУСТОЙЧИВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО 2004
  • Царьков Алексей Николаевич
  • Ананьев Евгений Михайлович
  • Павлов Александр Алексеевич
  • Павлов Алексей Александрович
  • Павлов Павел Александрович
  • Шандриков Алексей Витальевич
  • Ерёмина Надежда Валерьевна
  • Коршунов Виктор Николаевич
  • Долговязов Александр Вениаминович
RU2297035C2
САМОКОРРЕКТИРУЮЩЕЕСЯ УСТРОЙСТВО 2004
  • Царьков Алексей Николаевич
  • Ананьев Евгений Михайлович
  • Павлов Александр Алексеевич
  • Павлов Алексей Александрович
  • Павлов Павел Александрович
  • Шандриков Алексей Витальевич
  • Ерёмина Надежда Валерьевна
  • Коршунов Виктор Николаевич
  • Долговязов Александр Вениаминович
RU2297029C2

Реферат патента 1982 года Декодер итеративного кода

Формула изобретения SU 985 959 A1

Изобретение относится к технике связи и может быть использовано в аппаратуре для приема двоичных сигналов,

lisBecTeH декодер итеративного кода, содержащий И последовательно соединенных регистров знаков принятых символов, И блоков изменения знаков ошибочно принятых символов, к первым входам которых подключены выходы соответствующих регистров знаков принятых символов, а выходы блоков изменения знаков ошибочно принятых символов подключены к входам блоков контроля четности по строкам и блоков контроля четности по столбцам, а также блок управления . 1 J.

Однако известный декодер итеративного кода обеспечивает низкую достоверность декодируемой информации, так как позволяет корректировать только одиночные ошибки.

Цель изобретения - повышение достоверности декодируемой информации.

Для достижения указанной цели в декодер итеративного кода, .содержащий И последовательно соединенных регистров знаков принятых символов, И блоков изменения знаков ошибочно прин-ятых символов, к первым входам которых подключены выходы соответствующих ре гистров знаков принятых символов, а выходы блоков изменения знаков ошибочно принятых символов подключены к

to входам блоков контроля четности по строкам и блоков контроля четности по столбцам, а также блок управления, введены генератор сигналов сравнения, элемент И, элемент ИЛИ, счетчик чис15ла коррекций, блок оценки верности приема символов, И последовательно соединенныхрегистров модулей оценок верности приема символов, а также и 20 блоков сравнения и ц блоков разрешения смены знака, к первым входам которых подключены выходы соответствующих блоков сравнения, к первым входам которых подключены выходы соответст398вующих регистров модулей оценок верности приема символов, а к вторым входам блоков сравнения подключен выход генератора сигналов сравнения, при этом выходы блоков контроля четности по строкам и блоков контроля четности по столбцам подключены к входам элемента И и к соответствующим входам блоков разрешения смены знака, выходы которых подключены к вторым входам соответствующих изменения знаков ошибочно принятых символов и к входам элемента ИЛИ, выход которого подключен непосредственно и через счетчик числа коррекций к первому и второму входам блока управления, к третьему входу которого подключен выход элемента И, а выход блока управления подключен к входу генератора сигналов сравнения, причем выходы блока оценки верности приема символов подключены к входам первого регистра знаков принятых символов и первого регистра модулей оценок верности приема символов. На чертеже представлена структурная схема декодера итеративного кода. Декодер содержит блок 1 оценки верности приема символов, регистры 2 зна ков принятых символов, регистры 3 модулей оценок верности приема символов элемент И i, блок 5 управления, элемент ИЛИ 6, счетчик 7 числа .коррекций блоки 8 сравнения, блоки 9 разрешения смены знака, блоки 10 изменения знаков ошибочно принятых символов, генератор 11 сигналов сравнения, блоки 12 контроля четности по строкам, блоки 13 контроля четности по столбцам. Декодер работает следующим образом Выходные -сигналы с блока 1 оценки верности приема символов, выражающего оценку верности приема, например, в форме логарифма отношения апостериорных вероятностей передачи единичного и нулевого символов, поступают на входы последовательно соединенных регистров 2 знаков принятых симво лов и входы последовательно соединенных регистров 3 модулей оценок верности приема символов. Первый цикл декодирования начинается после заполнения регистров 2 и 3 оценками верности приема с 1мволов сообщения, общее чисЕло которых равно , где L - число столбцов, а М - число строк матрицы, образующей один блок принятых символов итеративного кода с проверками на четность по строкам и.столбцам. 9 Блоки 12 и 13 контроля четности по строкам и столбцам вычисляют контрольную сумму по модулю 2 для соответствующих знаков символов. Мх выходные сигналы поступают на входы логического элемента И i. В случае совпадения всех проверок на четность на выходе элемента И 4 обре1зуется единичный сигнал, поступающий на вход блока 5 управления, который в этом случае генерирует на свой внешний выход сигнал Декодировано, по которому получатель информации считывает принятую информацию с выхода блоков 10 изменения знаков ошибочно принятых символов, сохраняющих при этом свое исходное положение, т. е. символы с них выдаются Дез,изменения знаков. В случае, если проверки на четность выполняются не по всем строкам и столбцам, с выхода логического элемента И 4 на вход блока 5 управления поступает нулевой сигнал, по которому блок 5 управления выдает команду запуска генератора 11 сигнала сравнения , с выхода которого на входы блоков 8 сравнения начинает поступать ли.нейно возрастающий сигнал. На вторых входах блоков 8 сравнения постоянно присутствуют сигналы, равные модулям оценок верности приема символов, поступающие с выходов соответствующих регистров 3 модулей оценок верности приема символов. В момент равенства сигналов на входах блока 8 сравнения на его выходе возникает единичный сигнал, который поступает на вход соответствующего блока 9 разрешения смены знака. В случае, если на два других входа этого блока 9 разрешения смены знака в этот момент времени поступают нулевые сигналы с соответствующих блоков 12 и проверки четности по строкам и столбцам, что означает невыполнение проверок четности в данных строке и столбце, блок 9 разрешения смены знака формирует сигнал разрешения смены знака, который поступает на соответствующий блок 10 изменения знаков ошибочно принятых символов. Блок 10 изменения знаков ошибочно принятых символов начинает выдавать на свой выход знак, противоположный знаку, поступающему на него с выходасоответствующего регистра 2 знаков принятых символов. В случае, если на входах блока 9 разрешения смены знака отсутствует хотя бы один нулевой сигнал, сигнал на выходах бло 598 ка 9 разрешения смены знака не формируется. При этом цикл сравнения вблоках 8 сравнения будет продолжаться, Такой режим декодера будет существовать до тех пор, пока на входе блока 9 разрешения смены знака, имеющего сигналы несовпадения четности по строке и столбцу, не появится сигнал равенства оценки верности приема соответствующего символа и текущего значения сигнала сравнения. Тогда на выходе данного блока 9 разрешения смены знака появится сигнал, разрешающий изменение знака символа соответствующим блоком 10 изменения знаков ошибоч но принятых символов, Таким образом, будет произведено изменение знака символа, стоящего на пересечении строки и с несовпадающими проверками и имеющего самый низкий модуль оценки верности приема. При этом с вероятностью,близкой к единице, будет изменен знак одного из символов принятых с ошибкой. Сигналы .разрешения на смену/знака со всех бло9ков 9 разрешения смены знака поступают на входы элемента ИЛИ 6, с выхода которого они передаются одновременно на входы счетчика 7 числа коррекций и вход блока 5 управления, который при появлении сигнала смены знака снимает команду пуска генератора 11 сигналов сравнения, и последний возвращается в исходное положение. В случае, если после очередного изменения знака символа не будет до-: стигнуто выполнение проверок четности по всем строкам и столбцам, начнется следующий цикл коррекции. Окончание работы декодера происходит в случае совпадения всех проверок по строкам и столбцам или же в случае проведения заданного числациклов кор рекции, зафиксированных счетчиком 7 числа коррекций. Требуемое число циклов коррекции определяется наиболее вероятным числом ошибок в принимаемом в блоке символов. Например, при двойных или тройных ошибках целесообразно принимать четыре или шесть циклов коррекции. Таким образом, предлагаемый декодер итеративного кода позволяет полнее использовать корректирующие свойства итеративного кода за счет применения в процедуре коррекции наряду .с априорными сведениями об алгебраической структуре кода дополнительной апостериорной информации об оценках вер96ности приема символов, что позволяет корректировать многократные ошибки, обнаруживаемые кодом. Это в конечном итоге ведет к уменьшению числа ошибок в принятых сообщениях без затрат дополнительной энергии на передачу. , Формула изобретения Декодер итеративного кода., содержащий и последовательно соединенных регистров знаков принятых символов. блоков изменения знаков ошибочно принятых символов, к первым входам ко торых подключены выходы соответствуйщих регистров знаков принятых символов, а выходы блоков изменения знаков ошибочно принятых символов подключены « входам блоков контроля четности по строкам и блоков контроля четности по столбцам, а также блок упрг-звления, о т л и чающийся тем, что, с целью повышения достоверности декодируемои информации, в него введены ге-. нератор сигналов сравнения, элемент И, элемент ИЛИ, счетчик числа коррекций, блок оценки верности приема символов , у последовательно соединенных регистров модулей оценок верности приема символов, а также И блоков сравнения и И блоков разрешения смены знака , к первым входам которых подключены выходы соответствующих блоков сравнения , к первым входам которых подключены выходы соответствующих регистров модулей оценок верности приема символов, а к вторым входам блоков сравнения подключен выход генератора сигналов сравнения, при этом выходы блоков контроля четности по строкам и блоков контроля четности по столбцам подключены к входам элемента И и к соответствующим входам блоков разрешения смены знака, выходы которых подключены к вторым входам соответствующих блоков изменения знаков ошибочно принятых символов и к входам элемента ИЛИ, выход которого подключен непосредственно и через счетчик числа коррекций к первому и второму входам блока управления, к третьему которого подключен выход элемента И, а выход блока управления подключен к входу генератора сигналов сравнения, причем выходы блока оценки верности приема символов подключены к входам первого регистра знаков принятых симво79859598

лов и первого регистра модулей оценок 1. Березюк Н.Т. и др. Кодирование верности приема символов.информации (двоичные коды). Харьков,

Источники информации, , Вища школа, 1978, с. (пропринятые во внимание при экспертизе тотип).

SU 985 959 A1

Авторы

Гжелин Валентин Михайлович

Подволоцкий Владимир Сергеевич

Даты

1982-12-30Публикация

1981-07-22Подача