Устройство для распознавания формы сигналов Советский патент 1983 года по МПК G06K9/46 

Изобретение относится к автоматике и вычислительной технике, а именно к классу устройств для распознавания образов. Известны устройства для распознавания формы сигналов, использующие спектральное разложение сигнала и сравнении его спектра с эталонным. Известно устройство, содержащее блок ввода сигналов, соединенный с первым и вторым генераторами импульсов, с блоком ввода сигналов и с син хронизатором, соединенным с формирователем импульсов и с пороговым элементом, соединенным с сумматором, вх ды которого подключены к логическому блоку с 1. Недостаток этого устройства состо ит в невысокой надежности распоэна.вания объектов. Наиболее близким к предлагаемому является устройство, содержащее блок ввода, анализатор спектра Фурье-Хаар делитель напряжения, сумматор, пороговый элемент, блок управления, блок хранения эталонов, блок записи этало нов и формирователь импульсов С 2. Недостаток устройства состоит в недостаточно высокой надежности распознавания. Цель изобретения - повьшение надежности устройства. Поставленная цель достигается тем, что в устройство, содержащее блок ввода сигналов, соединенный с первым и вторым генераторами импульсов и с одними входами усилителей, другие входы которых подключены к выходам ключей первой группы, а выходы усилителей соединены с входами соответствующих интеграторов, делитель частоты, подключенный к первому генератору импульсов, к синхрогенератору и к блоку совпадения, выходы которого соединены с входами ключей первой группы, блок записи эталонов, подключенный к ко№1утатору, к синхронизатору и к блоку памяти, другой вход которого соединен с синхронизатором, а выходы подключены к формирователю иМпульсов, пороговый, элемент, соединенный с су 1матором и синхронизатором блоки вычитания, входы которых подключены к соответствукядим интегратоpciM, а выходы соединены с коммутатором, и первый делитель напряжения, подключенный к одному блоку вычитания, к формирователю импульсов и к сумматору, введен блок формирования последовательности сигналов признаков, входы которого соединены с вто рым генератором импульсов, с блокам вычитания, с синхронизатором и с фо мирователем импульсов, а выходы под ключены к входам сумматора. При этом блок формирования после довательности сигналов признаков со держит последовательно соединенные счетчик, входы которого являются одними входами блока, дешифратор, ключи второй группы, входы которых являются другими входами блока, и делители напряжения группы, входы которых являются третьими входами блока, а выходы являются выходами блока или группу делителей напряжения, входа которых являются одними входами блока и последовательно соединенные счетчик, входы которого я ляются другими входами блока, дешиф ратор и ключи второй группы, одни входы которых подключены к соответствующим делителям напряжения группы а выходы являются выходами блока. На чертеже представлена блок-схе ма устройства. Она включает блок 1 ввода сигналов, анализатор 2 спектра, содержащий первый генератор 3 импульсов, делитель 4 частоты, блок 5 совпаден ключи б первой группы, усилители 7, интеграторы 8 и блоки 9 вычитания, второй генератор 10 импульсов, блок 11 формирования последовательности сигналов признаков, содержащий счет чик 12, дешифратор 13, ключи 14 вто рой группы., группу делителей 15 напряжения, включающих цифров ле управ ляемые сопротивления 16, 17 третьей группы и инверторы 18, сумматор 19, пороговый элемент 20, син хронизатор 21, блок 22 памяти, блок 23 записи эталонов, формирователь 2 импульсов, коммутатоо 25 и первыйделитель 26 напряжения,вклю чающий цифровое управляемое сопротив ,ление 27, ключ 28 и инвертор 29. Устройство работает следующим образом. Блок 1 преобразует информацию об объекте (графический символ, звуковой сигнал и др.) в электрический сигнал, форму которого необходимо распознать. Для этого он по переднему фронту сигнала формирует и выдает команду, запускающую генераторы 3 и 10 и разрешающую непрерывную их работу до момента окончания входного сигнала, по которому прекращается выдача этой команды. Одновременно с этим полученный сигнал поступает на анализатор 2, с помощью которого производится разложение сигнала в соответствующий ортогональный ряд-. Импульсы с генератора 3 поступают на делитель 4, который формирует на своих выходах сетку частот. Блок 5 выделяет с разных плеч каждого из триггеров делителя 4 два импульса и подает их на ключи 6. открывают на это время усилители 7, коэф-фициенты усиления которых пропорциональны амплитуде этих функций, и пропускают сигнал на интеграторы 8, а затем на соответствующий блок 9. К моменту окончания входного сигнала получаются все коэффициенты, начинаем работу синхронизатор 21, .. который формирует считывающий импульс, поступающий на ячейки блока 22, по которому производится коммутация ключей цифровых управляемых сопротивлений 16 и 27, величина каждого из которых устанавливается пропорциональной соответствующему коэффициенту. Так как коэффициенты разложения эталонных сигналов могут иметь разные знаки, то производится дополнительное переключение, соответствующих аналоговых входов /делителей 15 и 26 с помощью ключей 17 и 28 с инверторами 18 и 29. Продолжительность работы генератора 10 определяется длительностью формируемого блоком 1 сигнала и измеряется количеством импульсов, поступающих на вход счетчика 12 импульсов, устанавливаемого синхронизатором 21 после каждого цикла распознавания в исходное состояние и формирующего на своих выходах комбинацию сигналов, соответствующую количеству поступивших на счетчик импульсов. Дешифратор 13 по достижении счетчиком 12 определенного состояния, которое зависит от реального случая распознавания и определяется для данного случая опытным путем, выдает с 1-го выхода управляющий сигнал на соответствующий ключ 14, разрешая этим прохождение аналогового сигнала с (К+1 )-го выхода анализатора 2 через этот ключ на соответствующие делители 15 и 26. Далее, по мере изменения состояния счетчика 12, дешифратор 13 формирует разрешающие сигналы последовательно на выходах 2,3 и т.д., что доводит оптимальное количество информационных признаков, по которым производится распознавание, до К+2, К-ьЗ и т.д. соответственно. При другом варианте конструктивного выполнения блока 11 (на чертеже не показан), выходные сигналы с блоков 9 вычитания поступают на входы соответствующих делителей 15 непосредственно, а напряжения с выходов делителей 15 через ключи второй группы, коммутируемые дешифратором 13, подаются на входы сумматора 19. В конечном итоге количество информационных признаков, определяемое количеством поступающих сигналов на входы сумматора 19, будет соответствовать оптимальному числу для данной длины входного сигнала и данного слу чая распознавания. После окончания переходных процес сов на выходе сумматора 19 формируется напряжение, пропорциональное взаимной корреляции входного сигнгша и первого эталонного. Если пороговый уровень будет превышен, то пороговый элемент 20 вырабатывает сигнал, поступающий в синхронизатор 21, которы может быть использован как сигнал об окончании процесса распознавания. Введение нового блока позволило существенно повысить надежность устройства. Формула изобретения 1. Устройство для распознавания формы сигналов, содержащее блок ввода сигналов, соединенный с первым и вторым генераторами импульсов и с одними входами усилителей, другие входы которых подключены к выходам ключей первой группы, а выходы усили телей соединены с входами соответствующих интеграторов, делитель частоты, подключенный к первому генератору импульсов, к синхрогенератору и к блоку совпадения, выходы которого соединены с входами ключей первой группы, блок записи эталонов, подключенный к коммутатору, к синхронизатору и к блоку памяти, другой вход которого соединен с синхронизатором, а выходы подключены к формирователю импульсов, пороговый элемент, соединенный с сумматором и синхронизаторо блоки вычитания, входы которых подкл чены к соответствующим интеграторам. а выходы соединены с коммутатором, и первый делитель напряжения, подключе ый к одному блоку вычитания, к форирователю импульсов и к суглматору, тличающееся тем, что, целью повышения надежности распозавания, оно содержит блок формироания последовательности сигналов ризнаков, входы которого соединены вторым генератором импульсов, с локами вычитания, с синхронизатором с формирователем импульсов, а выоды подключены к входам сумматора. 2.Устройство по П. 1, ОТЛИ- чающееся тем, что блок формирования последовательности сигнгиюв признаков содержит последовательно соединенные счетчик, входы которого являются одними входами блока, дешифратор., ключи второй группы, входы которых являются другими входами блока, и делители напряжения группы, входы которых являются третьими входами блока, а выходы являются выходами блока.. 3.Устройство по п. 1, отличающееся тем, что блок формирювания последовательности сигналов признаков содержит группу делителей напряжения, входы которых являются одними входами блока и последовательно соединенные счетчик, входы которого являются другими входами блока, дешифратор и ключи второй группы, одни входы которых подключены к соответствующим делителям напряжения группы, а выходы являются выходами блока. Источники информации, принятые во внимание при экспертизе 1.Патент США № 3936800, кл. 340-146.3, опублик. 1976. 2.Авторское свидетельство СССР 467374, кл. G 06 К 9/00, 1975 (прототип) .,