элементы ИЛИ и элемент И-НЕ, приче в каждом канале анализа второй выход сдвигающего регистра соединен |с первым входом первого элемента ИЛИ этого канала анализа, выход ко Tqporo соединен с вторым входом эл мента И, выход которого соединен с первым входом второго элемента И данного канала анализа, выход кото го соединен с первым входом элемента И-НЕ этого канала анализа, в ход которого соединен с входом уст новки соответствующего разряда регистра позиции экстремального кода в нулевое состояние и входом установки соответствующего сдвигающего регистра в нулевое состояние, вторые входы сдвигающих регистров всех каналов анализа соединены соответс венно с входами первого элемента ИЛИ-НЕ, выход которого соединен с входом установки второго разряда сдвигающего регистра экстремального кода в единичное состояние и с вто рыми входами первых элементов ИЛИ всех каналов анализа, выходы элементов И всех каналов анализа соединены соответственно с входами вто -рого элемента ИЛИ-НЕ, выход которо соединен с входом установки первого (младшего) разряда сдвигающего регистра экстремального кода в единичное состояние и с ВТОЕЯЛМИ входами вторых элементов ИЛИ всех канало анализа, .На чертеже представлена структур ная схема устройства. Устройство содержит п-разрядные сдвигающие (со сдвигом на два разряда в сторону старших раз рядов) регистры 1, .,., 1, где m - количество сравниваемых кодов, элементы ИЛИ 2 ,..., 2 и 3 , ..., Зщ, элементы И 4 ,..., , элементы И-Н 5 , ..., 5, п-раэрядный сдвигающий регистр € (со сдвигом на два разряда в сторону старших разрядов и цепями записи в два младцшх разряда - для записи инверсного значения экстремального кода), элементы ИЛИ7 и 8, т-разрядный регистр 9 для фиксации позиционного номера экстре мального кода, вход 10 и выходы 11 и 12 устройства. В исходном состоянии на регистрах 1 ,..., 1 находятся коды, среди которых требуется найти экстремальный, причем при отыскании наибольшего кода числа сравниваемые коды заносятся в прямом,, а при отыс кании наименьшего - в обратном коде Разряды регистра б установлены в нулевое состояние, а разряды регистра 9 - в единичное состояние. Работа устройства начинается пос ле занесения информации. В первом такте анализир5потся два разряда всех m кодов. Если во всех старших (п-ных) разрядах регистров 1 содержится код О, то на выходе эле(Мента ИЛИ-НЕ 7 имеется сигнал логи ческой единицы, который является разрешающим для анализа последующих (п-1)-х разрядов всех кодов, так как он поступает на первые входа элементов ИЛИ 2, а затем на входы элементов И 4 и на входы элементов И-НЕ 5. Если хотя бы на одном, например, i-м регистре 1 i () в (п-1) разряде содержится код 1, то на выходе элемента И 4 имеется сигнал логической единицы, который поступает на вход элемента ИЛИ-НЕ 8,на выходе этого элемента устанавливается сдагн.ал логического нуля. Этот сигнал поступает на первые входы элементов ИЛИ 3, на вторые входы которых поступает сигнал с выхода соответствующего элемента И 4. Следов ательно, на выходах элементов И-НЕ 5,j , где устанавливаются сигналы логической единицы, KOTOi ie поступают на вход установки соответствующих регистров 1 и на соответствующие им входы разрядов регистра 9, устанавливая их в нулевое состояние, на выходе элемента 5 имеется сигнгш логического нуля.Одновретвенно сигнал логической единицы с выхода элемента ИЛИ-НЕ 7 устанавливает второй разряд регистра 6 в единичное состояние, а сигнал логического нуля с выхода элемента ИЛИ-НЕ 8 не изменяет состояние первого разряда регистра б. Если во всех (n-l)-x разрядах регистров 1 также содержится код О, то с выходов элементов И 4 сигнал логического нуля поступа-ет на соответствующие входы элемента ИЛИ-НЕ 8, с выхода которого сигнал логической единицы поступает на первые входы элементов ИЛИ 3, с выходов которых на первые входы соответствующих элементов И-НЕ 5. На выходах элементов И-НЕ 5 в этом случае устанавли- вается сигнал логического нуля, который не изменяет состояние разрядов регистра 9. Сигнал логической единицы с выходов элементов ИЛИ-НЕ 7 и 8 устанавливают в еда1ничное состояние соответственно второй и первый разряды регистра б. Если в одном из регистров 1, например 1 (i 1, m), в старшем разряде содержится код 1, то на,выходе элемента ИЛИ-НЕ 7 устанавливается сигнал логического нуля, который поступает на первые входы элементов ИЛИ 2. Так как в эюм случае на оба входа элементов ИЛИ 2: (j) подгиотся сигналы логического нуля, то и на первых входах элементов И 4 также логический нуль. Кроме того, этот сигнал поступает на вторые входы элементов И-НЕ 5j. С выхода элемента ИЛИ 2i сигнал логической
единицы поступает if а входы элемемтов И 4| и И-НЕ 5 .Если в (n-l)-x разрядах регистров 1 хранится код О, то с выходов элементов И 4 сигналы логического нуля поступают на соответствующие входы элемента ИЛИ-НЕ 8, на выходе которого - сигнал логической единишь, поступающий на первые входщ элементов ИЛИ 3. Следовательно, на первый вход элемента И-НЕ 5| также поступает сигнгш логической единицы. Таким образсм на выходах элементов И-НЕ 5; устанавливается сигнал логической единищ, KOTOfoiK соответствукюше разряды регистра 9 устанавливает в нулевое состояние и сбрасывает в нулевое CQCтояниё регистр Ь. А на выходе элемента И-НЁ 5 устанавливается сигнал логического нуля/ который не йэменяет состояния i-ro разряда 9. Одновременно на выходе элемента ИЛИ-НВ 7 устанавливается сигнал логического нуля, который не изменяет состояния второго разряда регистра 6, а на выходе элемента ИЛИ-НЕ 8 - сигнал логической единицы, КОТО1Х11Й устанавливает в единичное состояние первый разряд регистра 6.
Если же в (n-l)-M разряде регистра 1 содержится код 1, то с выхода элемента И 4| сигнал логической единицы поступает На соответствующий вход элемента ЙЛИ-ИЕ 8 и на второй вход элемента ИЛИ 3,-. С выхода элемента ИЛИ-НЕ 8 сигнал логического нуля поступает на первые входы эле- MiBHTOB ИЛИ 3. В этом случае на оба входа эл хеитов И-НЕ 5 () поступают сигнал логического Нуля, а сигналы логической единищ на их кгходах переключают соответствующие разряды регистра 9 в нулевое состояние и устанавливают соответствуювше регист 1 в нулевое состояние. Одновременно с выходов .элементов ИЛИНЕ 7 и 8 появляются сигналы логического иуля, которые не измен-яют состояния второго и первого разрядов регистра б.
Для анализа следующей пары разрядов сравниваемых кодов по управляющему входу 10 подается тактовый сигнал, который сдвигает содержимое всех регистров 1 и регистра 6 на два разряда в сторону стахноих разрядов. Анализирование следующих разрядов аналогично.
После окончания цикла работы инверсное значение экстремального кода нах:одйтся в регистре 6, а позиционные номера этих кодов (если их несколько) фиксируются в регистре. 9.
Таким образом, предлагаемое устройство обеспечивает выбор экстремального кода и определение его пози- . ционного номера, при этом быстродействие такого устройства в два раза вьЕие по сравнению с прототипом, поскольку производится анализ одновре- . менно двух разрядов всех кодов.
Формула изобретения
Устройство для определения экстремального кода, содержащее т каналов анализа, где m - количество сравнива шх кодов, причем каждый канал анализа содержит элемент И и сдви-1 ариий регистр, первый выход которого соединен с первым входом элемента И своего каналаJ отличающееся тем, что, с целью повышения быстродействия устройства, в него
введены сдвигающий регистр экстремального кода, регистр позиции экетремашьного кода, первый и второй элементы ИЛИ-НЕ, и в каждай канал анализа - первый и второй элементы
ИЛИ и элемент И-НЕ, причем в каждом канате анализа второй выход сдвигающего регистра соединен с первым входом первого элемента ИЛИ этого канала анализа, выход которого соединен с
вторым входом элемента И, выход которого соединен с первым входом второго элемента ИЛИ данного,канала анализа, выход которого соединен с первым входом элемента И-НЕ этого канала анализа, выход которого соединен с входом установки соответствующего разряда регистра позиции экстремаль- . ного кода в нулевое состояние и вхо-. дом установки соответствующего сдвигающего регистра в нулевое состояние.
вторые выходы сдвигающих.регистров всех каналов анализа соединены соответственно с входами первого элемента ИЛИ-НЕ, выход которого соединей с входом установки второго разряда сдвигшоиего регистра экстремального кода в единичное состояние и. вторыми входами первых элементов ИЛИ всех каналов анализа, выходы элементов И всех каналов анализу соединены соответственно с входаки второго элемента ИЛИ-НЕ, выход которого соединен с входом установки первого (младшего) разряда сдвигающего регистра экстремального кода в
единичное состояние и с вторыми входами вторых элементов ИЛИ всех каналов анализа.
Источники информации, принятые во внимание при экспертизе .
1. Авторское свидетельство СССР 658558, кл. G Об F 7/04, 1979.
2. Авторское свидетельство СССТ 620976, кл. G 06 F 7/02, 1978 (прототип).
/
название | год | авторы | номер документа |
---|---|---|---|
Устройство для выделения экстремального из @ чисел | 1984 |
|
SU1275424A1 |
Устройство для распределения заданий процессорам | 1984 |
|
SU1183967A1 |
Устройство для выбора среднего по величине числа | 1981 |
|
SU1005336A1 |
Многоканальный преобразователь напряжения в код | 1982 |
|
SU1109900A1 |
Устройство для сравнительного анализа п чисел | 1978 |
|
SU736090A1 |
Устройство для определения экстремального кода | 1986 |
|
SU1401450A1 |
Устройство для мажоритарного выбора сигналов | 1984 |
|
SU1238278A1 |
Устройство для сравнения двоичных чисел | 1986 |
|
SU1410020A1 |
Устройство для обслуживания запросов с переменными приоритетами | 1984 |
|
SU1168944A1 |
ИНФОРМАЦИОННО-ПОИСКОВАЯ СИСТЕМА | 2001 |
|
RU2199778C1 |
Авторы
Даты
1983-02-15—Публикация
1981-04-09—Подача